数字电路触发器原理.pptx
5.1 概概 述述一、概念：1.触发器：2.现 态：3.次态：能够存储1位二值信号的基本单元电路称为。触发器接收输入信号之前的状态，用 Q或Qn 表示。(初态)触发器接收输入信号之后的状态，用 Q*或 Qn+1表示。二、触发器的两个基本特点：1.具有两个稳定状态0状态和1状态2.能够接收、保存和输出信号三、触发器的分类基本触发器 时钟触发器1.按有无动作的统一时间节拍（时钟脉冲）分第1页/共50页2.按照电路结构不同，触发方式分电平触发器脉冲触发器边沿触发器3.按照控制方式不同，逻辑功能不同，触发器可分 SR触发器 JK触发器 D触发器 T触发器 T触发器4.按电路使用开关元件不同，分TTL触发器CMOS触发器5.根据是否集成，分分立元件触发器集成触发器6.根据存储数据的原理不同，分静态触发器：靠电路状态的自锁存储数据动态触发器：通过在MOS管栅极输入电容上存储电荷来存储数据第2页/共50页第五章第五章 触发器触发器5.2 SR 锁存器5.3 电平触发的触发器5.4 脉冲触发的触发器5.1 概述5.5 边沿触发的触发器5.6 触发器的逻辑功能及其描述方法第3页/共50页5.2SR锁存器锁存器一、用或非门组成的SR锁存器（一）电路结构及逻辑符号信号输入端，高电平有效。Q、是两个互补的信号输出端，表示触发器的状态 第4页/共50页0 0 0 00 0 1 11 0 0 11 0 1 10 1 0 00 1 1 01 1 0 01 1 1 0（二）工作原理特性表：第5页/共50页二、用与非门组成的SR锁存器（一）电路结构及逻辑符号信号输入端，低电平有效。Q、是两个互补的信号输出端，表示触发器的状态 小圆圈表示用低电平作输入信号或叫低电平有效第6页/共50页(二)工作原理1、电路有两个稳定状态Q端状态表示触发器状态 2、电路接收输入信号过程 (低电平信号)（1）接收置0信号过程（2）接收置1信号过程信号输出端，Q=0、Q=1的状态称 0状态 Q=1、Q=0的状态称 1状态3、不允许在 R 端和 S 端同时加输入信号（1）信号同时存在时，Q Q 1，这是一种未定义的状态。（2）信号同时撤消时状态不定.(出现竞态现象,可能是0状态,也可能是1状态)6798next电路无输入信号，即 时，有两个稳定状态：第7页/共50页S RQ10011 00R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1；再由S=1、Q=1可得Q0。即不论锁存器原来处于什么状态都将变成0状态，这种情况称将锁存器置0或复位。R端称为置0端或复位端。ok第8页/共50页0110S RQ1 00R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1；再由R=1、Q=1可得Q0。即不论锁存器原来处于什么状态都将变成1状态，这种情况称将锁存器置1或置位。S端称为置1端或置位端。0 11ok第9页/共50页1110R=1、S=1时：根据与非门的逻辑功能不难推知，锁存器保持原有状态不变，即原来的状态被锁存器存储起来，这体现了锁存器具有记忆能力。R SQ1 1不变10ok第10页/共50页0110R SQ1 000 111 1不变0 0不用？R=0、S=0时：Q=Q=1，不符合锁存器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定锁存器是处于1状态还是0状态。所以锁存器不允许出现这种情况，这就是SR锁存器的约束条件。ok第11页/共50页（三）逻辑功能表示方法特性表：反映触发器次态Q*与现态Q和输入R、S之间对应关系的表格。特性方程：(用与非门组成)第12页/共50页SR锁存器的特性表：特性方程：SR锁存器：电平直接控制着触发器输出端的状态(电路抗干扰能力低)；具有置0、置1和保持功能。简化特性表 ：R S Q*注 0 0 Q 保持 0 1 1 置1 1 0 0 置0 1 1 不允许 不允许SR锁存器叫做直接置位、复位锁存器。第13页/共50页画时序图(波形图)：在SR锁存器电路中，已知输入电压波形，试画出输出端对应的电压波形。第14页/共50页第五章第五章 触发器触发器5.2 SR 锁存器5.3 电平触发的触发器5.4 脉冲触发的触发器5.1 概述5.5 边沿触发的触发器5.6 触发器的逻辑功能及其描述方法第15页/共50页5.3 电平触发的触发器一、电平触发SR触发器（同步SR触发器）(一)与非门构成的同步SR触发器1、电路组成及逻辑符号 R、S 是输入信号；CP是输入控制信号(时钟脉冲)与非门G1、G2构成锁存器，与非门G3、G4是控制门第16页/共50页CP=0 时，控制门G3、G4被封锁，锁存器保持原来状态不变；CP=1 时，控制门被打开，输入信号被接收，且工作情况同由与非门组成的 锁存器。CP=1期间有效2、工作原理：特性表、特性方程：Q 保持 0 1 保持 1 1 置1 0 0 置0 不用 不允许 第17页/共50页3.主要特点：(1)时钟电平控制CP=0时触发器保持状态不变；CP=1时的全部时间里S和R的变化都将引起触发器输出端状态的变化，即同步SR触发器存在空翻现象，不能作计数器。空翻：CP=1期间输入多次变化会引起触发器输出状态发生多次变化的现象。(2)R、S 之间有约束CP=1期间，R=S=1，则 Q=1(高电平)；QCP=1期间，R、S同时撤消，出现竞态现象，触发器状态不定；RS1时，CP突然撤消(由1到0)，出现竞态现象，触发器状态不定。第18页/共50页(二)带异步置位、复位端的同步RS触发器电路结构及逻辑符号：端：异步置位（置1）端端：异步复位（置0）端 触发器在时钟信号控制下正常工作时应使异步端处于高电平。异步输入端作用：预置触发器的初始状态；在工作过程中强行置位和复位触发器。当 0时，当 0时，触发器被复位到0状态触发器被置位到1状态第19页/共50页画波形图：例:已知电平触发SR触发器的CP、R、S的波形如图，触发器初始状态为0，画出 Q、的波形。Q第20页/共50页二、电平触发D触发器（D型锁存器）(一)电路组成：(二)工作原理：将S=D、R=D代入同步SR触发器的特性方程，得D锁存器的特性方程：CP=1期间有效(三)主要特点：1、时钟电平控制，无约束问题CP0期间，触发器保持原来状态；CP1期间，D1 则Q*1；D0，则Q*0；触发器可以置1、置0。2、CP1时跟随，下降沿到来时才锁存，锁存的内容是CP下降沿瞬间D的值。第21页/共50页第五章第五章 触发器触发器5.2 SR 锁存器5.3 电平触发的触发器5.4 脉冲触发的触发器5.1 概述5.5 边沿触发的触发器5.6 触发器的逻辑功能及其描述方法第22页/共50页工作原理1、接收输入信号过程1 10 0一、主从SR触发器5.4 脉冲触发的触发器从触发器控制门G3、G4封锁，其状态保持不变。CP=1期间：主触发器控制门G7、G8打开，接收输入信号R、S，有：第23页/共50页0 01 12、输出信号过程CP下降沿到来时有效特性方程 在CP=0期间，由于主触发器保持状态不变，因此受其控制的从触发器的状态也即Q、Q的值当然不可能改变。CP下降沿到来时(10)，主触发器控制门G7、G8封锁，在CP=1期间接收的内容被存储起来。同时，从触发器控制门G3、G4被打开，主触发器将其接收的内容送入从触发器，输出端随之改变状态。第24页/共50页逻辑符号CP是时钟脉冲端；S、R信号输入输；Q输出端Q、。方框内的符号“”表示延迟，即直到CP脉冲下降沿到来时Q端和 输出端才会改变状态；Q第25页/共50页2、R、S 之间有约束R、S同时由1跳变到0，出现竞态现象，触发器状态不定；RS1时,CP下降沿到来,出现竞态现象,触发器状态不定。主要特点1、主从RS触发器采用主从控制结构，从根本上解决了输入信号 直接控制的问题，具有CP1期间接收输入信号，CP下降沿 到来时触发器翻转的特点。注意：1、在CP的一个变化周期中，主从RS触发器输出端的状态只可 能改变一次,并且是在CP下降沿到来时改变；2、CP1期间，若R、S保持不变，则从触发器状态按特性表；若R、S多次变化，则从触发器状态须考虑CP1期间主触发 器的变化。3、CP0期间，无论R、S状态如何，主触发器状态不再改变，则从触发器 状态不可能改变。CP=1期间，R=S=1，则QQM=M =1；第26页/共50页CPSR例：主从触发器图4.2.8电路中，已知CP、R、S的电压波形如图 所示,试画出Q、Q 电压波形.设触发器初始状态为Q0。QQ第27页/共50页代入主从RS触发器的特性方程，即可得到主从JK触发器的特性方程：将主从JK触发器没有约束。二、主从JKJK触发器第28页/共50页特性表逻辑符号01 保持 0 0 置0 1 1 置1 1 0 翻转 第29页/共50页主要特点主从JK触发器采用主从控制结构，从根本上解决了输入信号直 接控制的问题，具有CP1期间接收输入信号，CP下降沿到来 时触发翻转的特点。输入信号J、K之间没有约束。存在一次变化问题。注意：CP=1期间,JK保持不变,从触发器状态按特性表；CP=1期间,JK多次变化,主触发器状态只变化一次(只翻转一次)CPJKQQ例：主从JK触发器起始状态为0 ，已知CP、J、K的波形如图 所示，试画出Q、波形。Q第30页/共50页第五章第五章 触发器触发器5.2 SR 锁存器5.3 电平触发的触发器5.4 脉冲触发的触发器5.1 概述5.5 边沿触发的触发器5.6 触发器的逻辑功能及其描述方法第31页/共50页5.5 边沿触发的触发器边沿触发器-数字集成电路中边沿触发器电路主要有：利用CMOS传输门的边沿触发器 维持阻塞触发器 利用门电路传输延迟时间的边沿触发器 触发器的次态仅仅取决于CP信号边沿到达时刻输入信号的状态。提高了触发器的可靠性，增强了抗干扰能力。第32页/共50页一、利用CMOS传输门的边沿触发器(一)电路结构及逻辑符号 具有主从结构形式，包含主触发器和从触发器两大部分及其控制门。属边沿控制的电路。第33页/共50页一、利用CMOS传输门的边沿触发器(一)电路结构及图形符号 边沿触发的动作特点在图形符号中以CP输入端处的“”表示.边沿D触发器的特性方程为：上升沿时刻有效第34页/共50页 保持 特性表00置0 1置1 1第35页/共50页带异步置位、复位端的CMOSCMOS边沿触发器当 1时，当 1时，触发器被复位到0状态触发器被置位到1状态SD 端：异步置位（置1）端RD 端：异步复位（置0）端 第36页/共50页(二)主要特点：1、CP边沿触发，输出端状态的转换发生在CP的上升沿，而且触发器所保存 下来的状态仅仅取决于CP上升沿到达时的输入状态。2、抗干扰能力强。3、只具有置1、置0功能。(三)例题分析 例：在CP上升沿触发的边沿触发器中，CP、D、SD、RD的波形 已知，试画出Q端波形。假定触发器初始状态Q0。解：由边沿触发器动作特点知，触发器的次态仅仅取决于CP上 升沿到达时D端状态。CPDSDRDQ第37页/共50页二、维持阻塞触发器三、利用传输延迟时间的边沿JK触发器CP端：有小圆圈表示下降沿触发 无小圆圈表示上升沿触发CP下降沿时刻有效第38页/共50页特性表01 保持 0 0 置0 1 1 置1 1 0 翻转 第39页/共50页思考题：例：已知JK触发器输入端CP、J、K波形如图，试完成下面 时序图。第40页/共50页第五章第五章 触发器触发器5.2 SR 锁存器5.3 电平触发的触发器5.4 脉冲触发的触发器5.1 概述5.5 边沿触发的触发器5.6 触发器的逻辑功能及其描述方法第41页/共50页5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法一、时钟触发器功能分类 按照在时钟脉冲操作下电路逻辑功能不同，分为 RS 型触发器 JK 型触发器D 型触发器T 型触发器 T 型触发器触发器的逻辑功能表示方法：特性表、特性方程、时序图、状态转换图 状态转换图：具有形象直观的特点，它把触发器的状态转换关系及转换条件用几何图形表示出来。用填有0和1的两个圆圈代表触发器的两个状态，箭头表示状态转换方向。箭头线旁边斜线左上方标注输入信号值(转换条件)第42页/共50页RS触发器特性表：RS 触发器的状态转换图：第43页/共50页(一)T型触发器 T触发器：在CP的作用下，根据输入信号T情况的不同，凡是具有保持 和翻转功能的电路，称为T型时钟触发器。简称为T触发器。特性表：逻辑符号：特性方程：第44页/共50页(二)T型触发器 T触发器：凡是每来一个时钟脉冲就翻转一次的电路，称为T型时钟 触发器。简称为T触发器。特性表：逻辑符号：特性方程：（在T触发器基础上若T1，则电路成了T触发器）第45页/共50页小 结0第46页/共50页二、不同类型时钟触发器的转换 JK触发器RS触发器第47页/共50页JK触发器T触发器第48页/共50页作业：5-7 5-14 5-19 第49页/共50页感谢您的观看！第50页/共50页
