第 组合逻辑电路.pptx

第第第第7 7章章章章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路7.1 组合逻辑电路的分析与设计7.2 加法器与数值比较器7.3 编码器7.4 译码器7.5 数据选择器与数据分配器第1页/共63页组合逻辑电路组合逻辑电路：输出仅由输：输出仅由输入决定，与电路当前状态无入决定，与电路当前状态无关；电路结构中关；电路结构中无无反馈环路反馈环路（无记忆）。（无记忆）。7.1 组合逻辑电路的分析与设计第2页/共63页7.1.1 组合逻辑电路的分析组合逻辑电路的分析逻辑图逻辑图逻辑表逻辑表达式达式 1 1 最简与或最简与或表达式表达式化化简简 2 2 从从输输入入到到输输出出逐逐级级写写出出第3页/共63页最简与或最简与或表达式表达式 3 真值表真值表 3 4 电路的逻电路的逻辑功能辑功能当输入A、B、C中有2个或3个为1时，输出F为1，否则输出F为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。4 第4页/共63页逻辑图逻辑图逻辑表逻辑表达式达式例：例：最简与或最简与或表达式表达式第5页/共63页真值表真值表用与非门实现用与非门实现电路的输出F只与输入A、B有关，而与输入C无关。F和A、B的逻辑关系为：A、B中只要一个为0，F=1；A、B全为1时，F=0。所以F和A、B的逻辑关系为与非运算的关系。电路的逻辑功能电路的逻辑功能第6页/共63页逻辑图逻辑图逻辑表逻辑表达式达式例：例：最简与或最简与或表达式表达式第7页/共63页真值表真值表电路的逻辑功能电路的逻辑功能由真值表可知，当3个输入变量A、B、C取值一致时，输出F=1，否则输出F=0。所以这个电路可以判断3个输入变量的取值是否一致，故称为判一致电路。第8页/共63页逻辑图逻辑图逻辑表逻辑表达式达式例：例：最简与或最简与或表达式表达式第9页/共63页真值表真值表电路的逻辑功能电路的逻辑功能由真值表可知，当3个输入变量A、B、C表示的二进制数小于或等于2时，F1=1；当这个二进制数在4和6之间时，F2=1；而当这个二进制数等于3或等于7时F1和F2都为1。因此，这个逻辑电路可以用来判别输入的3位二进制数数值的范围。第10页/共63页7.1.2 组合逻辑电路的设计组合逻辑电路的设计真值表真值表电路功电路功能描述能描述例例例例：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。设楼上开关为A，楼下开关为B，灯泡为F。并设开关A、B掷向上方时为1，掷向下方时为0；灯亮时F为1，灯灭时F为0。根据逻辑要求列出真值表。1 穷举法 1 实际电路图：第11页/共63页 2 逻辑表达式逻辑表达式或卡诺图或卡诺图最简与或最简与或表达式表达式化简 3 2 已为最简与或表达式 4 逻辑变换逻辑变换 5 逻辑电路图逻辑电路图用与非门实现用同或门实现第12页/共63页真值表真值表电路功电路功能描述能描述例例例例：用与非门设计一个交通报警控制电路。交通信号灯有红、绿、黄3种，3种灯分别单独工作或黄、绿灯同时工作时属正常情况，其他情况均属故障，出现故障时输出报警信号。设红、绿、黄灯分别用A、B、C表示，灯亮时其值为1，灯灭时其值为0；输出报警信号用F表示，灯正常工作时其值为0，灯出现故障时其值为1。根据逻辑要求列出真值表。1 穷穷举举法法 1 第13页/共63页 2 逻辑表达式逻辑表达式最简与或最简与或表达式表达式化化简简 3 2 4 逻辑变换逻辑变换 3 4 第14页/共63页 5 逻辑电路图逻辑电路图 5 第15页/共63页真值表真值表电路功电路功能描述能描述例例例例：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为F，根据逻辑要求列出真值表。1 穷穷举举法法 1 2 2 逻辑表达式逻辑表达式第16页/共63页 3 最简与或最简与或表达式表达式化化简简 4 5 逻辑变换逻辑变换逻辑电逻辑电路图路图 3 化化简简 4 5 第17页/共63页例例例例 旅客列车按发车的优先级别依次分为特快、直快和普客3种，若有多列列车同时发出发车的请求，则只允许其中优先级别最高的列车发车。试设计一个优先发车的排队逻辑电路。真值表真值表电路功电路功能描述能描述 1 穷穷举举法法 1 设输入变量为A、B、C，分别代表特快、直快和普客3种列车，有发车请求时其值为1，无发车请求时其值为0。输出发车信号分别用F1、F2、F3表示，F1=1表示允许特快列车发车，F2=1表示允许直快列车发车，F3=1表示允许普客列车发车。根据3种列车发车的优先级别，可列出该优先发车的排队逻辑电路的真值表。第18页/共63页 2 逻辑表达式逻辑表达式及化简及化简 2 第19页/共63页 3 画逻辑图画逻辑图 3 第20页/共63页例例例例 使用与非门设计一个3输入、3输出的组合逻辑电路。输出F1、F2、F3为3个工作台，由3个输入信号A、B、C控制，每个工作台必须接收到两个信号才能工作：当A、B有信号时F1工作，B、C有信号时F2工作，C、A有信号时F3工作。真值表真值表电路功电路功能描述能描述 1 穷穷举举法法 1 设A、B、C有信号时其值为1，无信号时其值为0；F1、F2、F3工作时其值为1，不工作时其值为0。根据要求，可列出该问题的真值表。第21页/共63页 2 逻辑表达式逻辑表达式及化简及化简 2 第22页/共63页 3 画逻辑图画逻辑图 3 第23页/共63页7.2 加法器与数值比较器第24页/共63页1、半半加加器器7.2.1 加法器加法器能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器半加器。加数本位的和向高位的进位7.2 加法器与数值比较器第25页/共63页2、全加器、全加器能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器全加器。Ai、Bi：加数，Ci-1：低位来的进位，Si：本位的和，Ci：向高位的进位。第26页/共63页全加器的逻辑图和逻辑符号全加器的逻辑图和逻辑符号第27页/共63页实现多位二进制数相加的电路称为加法器加法器。串行进位加法器串行进位加法器构成构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。特点特点：进位信号是由低位向高位逐级传递的，速度不高。为了提高运算速度，在逻辑设计上采用超前进位的方法，即每一位的进位根据各位的输入同时预先形成，而不需要等到低位的进位送来后才形成，这种结构的多位数加法器称为超前进位加法器。第28页/共63页7.2.2 数值比较器数值比较器用来完成两个二进制数的大小比较的逻辑电路称为数值比较器数值比较器。设AB时L11；AB时L21；AB时L31。得1位数值比较器的真值表。1位数值比较器位数值比较器第29页/共63页逻逻辑辑表表达达式式逻逻辑辑图图第30页/共63页7.3.1 二进制编码器二进制编码器实现编码操作的电路称为编码器编码器。3位位二二进进制制编编码码器器输输入入8个个互互斥斥的的信信号号输输出出3位位二二进进制制代代码码真真值值表表7.3 编码器第31页/共63页逻逻辑辑表表达达式式逻逻辑辑图图第32页/共63页第33页/共63页输输入入10个个互互斥斥的的数数码码输输出出4位位二二进进制制代代码码真真值值表表7.3.2 二十进制编码器二十进制编码器第34页/共63页逻逻辑辑表表达达式式逻逻辑辑图图第35页/共63页第36页/共63页在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。设I7的优先级别最高，I6次之，依此类推，I0最低。真真值值表表7.3.3 优先编码器优先编码器第37页/共63页逻辑表达式逻辑表达式第38页/共63页逻辑图逻辑图8线线-3线线优优先先编编码码器器如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。第39页/共63页7.4.1 二进制译码器二进制译码器把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器译码器。设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。二进制译码器可以译出输入变量的全部状态，故又称为变量译码器变量译码器。7.4 译码器第40页/共63页3位二进制译码器位二进制译码器真值表真值表输输入入：3位二进制代码位二进制代码输输出出：8个互斥的信号个互斥的信号第41页/共63页逻辑表达式逻辑表达式逻辑图逻辑图电路特点电路特点：与门组成的阵列：与门组成的阵列第42页/共63页集成二进制译码器集成二进制译码器74LS138第43页/共63页输输入入：自然二进制码：自然二进制码输输出出：低电平有效：低电平有效74LS138的真值表的真值表第44页/共63页例例 用3/8线译码器74LS138和两个与非门实现全加器。解解 全加器的函数表达式为：将输入变量Ai、Bi、分别对应地接到译码器的输入端A2、A1、A0，由上述逻辑表达式及74LS138的真值表可得：第45页/共63页因此得出：接线图：第46页/共63页二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。把二-十进制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。7.4.2 二二-十进制译码器十进制译码器第47页/共63页真值表真值表第48页/共63页逻辑表达式逻辑表达式逻辑图逻辑图第49页/共63页数数码码显显示示器器用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器显示译码器。7.4.3 显示译码器显示译码器第50页/共63页第51页/共63页b=c=f=g=1，a=d=e=0时时c=d=e=f=g=1，a=b=0时时共阴极共阴极第52页/共63页显示译码器真值表显示译码器真值表真值表仅适用于共阴极真值表仅适用于共阴极LED第53页/共63页7.5.1 数据选择器数据选择器真值表真值表逻辑表达式逻辑表达式地地址址变变量量输输入入数数据据由地址码决定从路输入中选择哪路输出。7.5 数据选择器和数据分配器4选选1数据选择器数据选择器第54页/共63页逻辑图逻辑图第55页/共63页集成双集成双4选选1数据选择器数据选择器74LS153选通控制端选通控制端S为低电平有效，即为低电平有效，即S=0时芯片被选时芯片被选中，处于工作状态；中，处于工作状态；S=1时芯片被禁止，时芯片被禁止，Y0。第56页/共63页集成集成8选选1数据选择器数据选择器74LS151第57页/共63页第58页/共63页例例 分别用8选1数据选择器74LS151和4选1数据选择器74LS153实现逻辑函数：解解 （1）用8选1数据选择器74LS151实现。列出函数的真值表。将输入变量A、B、C分别对应地接到8选1数据选择器74LS151的3个地址输入端A2、A1、A0。对照函数的真值表和74LS151的真值表可知，将数据输入端D0、D3、D4、D5接高电平1，D1、D2、D6、D7接低电平0即可。第59页/共63页（2）用4选1数据选择器74LS153实现。以A、B为变量列出函数的真值表。将输入变量A、B分别对应地接到74LS153的2个地址输入端A1、A0。对照函数的真值表和74LS153的真值表可知，将数据输入端D0接C、D1接C、D2接低电平0、D3接高电平1即可。第60页/共63页7.5.2 数据分配器数据分配器由地址码决定将输入数据送给哪路输出。真值表真值表逻辑表达式逻辑表达式地地址址变变量量输输入入数数据据1路路-4路数据分配器路数据分配器第61页/共63页逻辑图逻辑图第62页/共63页感谢您的观看！第63页/共63页