理学MCS单片机组成原理.pptx

PDIP封装HMOS工艺的51单片机第1页/共39页二、引脚定义 8051单片机的引脚定义：2条电源线2条外接晶体振荡器4条控制和电源复用线32条I/O引脚 详细引脚描述参见表211第2页/共39页电源：VCCVCC、VSSVSS复位：RSTRST，高电平复位 时钟：XTAL1XTAL1、XTAL2XTAL2 存储器接口信号I/OI/O接口外部结构/EA：低电平从外部程序存储器取指令/PESN：取指令选通信号ALE：外部地址锁存信号 /WR：外部数据写选通信号/RD：外部数据读选通信号 P0口：外部数据总线和地址总线低8位或I/O口P1口：I/O口P2口：外部地址总线高8位或I/O口 P3口：I/O口或特殊端口 串行口：RXD、TXD 特殊端口 中断接口：INT0、INT1 计数器：T0、T1 第3页/共39页三、单片机的内部结构三、单片机的内部结构CPUROM存储器时钟RAM存储器SFR特殊寄存器定时/计数器并行I/O接口串行I/O接口P0 P1 P2 P3TXD RXD计数输入 T0 T1中断系统INT0 INT1外扩展部分第4页/共39页MCS-51MCS-51单片机内部结构第5页/共39页l中央处理器CPUl程序存储器ROM l数据存储器RAM l时序控制逻辑 l接口控制电路 算术逻辑运算单元ALU 累加器ACC 寄存器阵列、栈区 状态标志PSW 程序指针PC、栈指针SP、数据指针DPTR指令译码逻辑 并行输入输出接口：4个8位I/O接口 串行输入输出接口：1个UART 复位逻辑RST：高电平复位（10ms）中断控制逻辑：2个外部和3个内部中断 内部中断：1个串行口中断、2个计数器中断 外部中断：2个外部中断INT0、INT1 内部组成 内部最多4KB ROM或EPROM 内部128B RAM以及特殊寄存器SFR块 内部时钟振荡器及时序控制逻辑 第6页/共39页四、主要性能 CPU：8位；存储器：片内128B RAM、4KB ROM，片外可扩展64KB RAM、64KB ROM；4个8位I/O口，共32条I/O口线；2个16位定时计数器；1个全双工通用异步串行通信端口；2个外部、3个内部共5个中断源，2个中断优先级；内部RAM以及特殊寄存器SFR可以位寻址，即拥有布尔 操作区；乘除指令、布尔操作指令。小结第7页/共39页2.MCS-51存储器配置一、地址空间 1、程序存储器空间 内部ROM+外部ROM的总空间=64 KB 4个物理存储器空间：内部ROM、外部ROM 内部RAM、外部RAM。（c）内部+外部 内部4KB：0000H0FFFH 外部60KB：1000HFFFFH 三种程序存储器配置情况：（a）内部ROM（或PROM、EPROM、EEPROM、FLASH ROM）4KB：0000H0FFFH（b）外部ROM（或PROM、EPROM、EEPROM、FLASH ROM）64KB：0000HFFFFH第8页/共39页内部ROM（4KB）0FFFH:0000H外部ROM（60KB）内部or 外部ROM（4KB）0FFFH:0000HFFFFH:1000HEA=1时，访问内部程序存储器，超出内部地址范围时，自动指向外部；EA=0时，强行访问外部程序存储器,不管内部是否有程序存储器。EA管脚的作用?第9页/共39页2 2、数据存储器空间 MCS-51的程序寻址范围为：0000HFFFFHMCS-51的内部RAM寻址范围为：00H7FH 内部SFR寻址范围为：80HFFHMCS-51的外部RAM寻址范围为：0000HFFFFH 内部RAM空间=256B，低128B为数据存储器RAM，另128B空间作为特殊寄存器SFR使用外部RAM空间=64KB第10页/共39页3、MCS51单片机的分类单片机的分类 MCS51单片机泛制8031、8051、8751等型号，其主要型号区别在于其内部ROM的类型MCS52系列单片机泛指8032、8052、8752等型号,它是对应MCS51系列单片机的加强型或称double型,主要是存储器加倍 存储器类型存储器类型单片机单片机内部内部ROM内部内部EPROM内部内部RAM其它其它MCS518031/128B4 4个个8 8位可编程并行接口位可编程并行接口2 2个个1616位定时位定时/计数器计数器1 1个串行通信接口个串行通信接口URATURAT2 2个外部中断源个外部中断源 80514KB/8751/4KBMCS528032/256B4 4个个8 8位可编程并行接口位可编程并行接口3 3个个1616位定时位定时/计数器计数器1 1个串行通信接口个串行通信接口URATURAT2个外部中断源个外部中断源 80528KB/8752/8KB一般MCS51单片机不加特别说明就指8031第11页/共39页普林斯顿结构：程序和数据共用一个存储器逻辑空 间，统一编址。MCS514、存储器结构存储器结构 哈佛结构：程序与数据分为两个独立存储器逻辑空间,分开编址。第12页/共39页二、7 7个入口地址 入口地址用 途0000H复位入口0003HINT0中断入口000BHCTC0中断入口0013HINT1中断入口001BHCTC1中断入口0023H串行口中断入口002BHCTC2中断入口（52系列）入口地址是硬件自动引导的程序跳转入口何谓入口地址？第13页/共39页ORG0000HAJMP MAINORG0003HAJMP SUB-IT0ORG000BHAJMP SUB-CT0ORG0013HAJMP SUB-IT1ORG001BHAJMP SUB-CT1ORG0023HAJMP SUB-UT ORG0050H；INT0中断SUB-IT0：；服务子程序RETIORG0100H；CTC0中断SUB-CT0：；服务子程序RETIORG0500H；RST复位入口MAIN：；主程序END例21：程序入口引导第14页/共39页三、内部128B RAM 128B RAM128B RAM 00H 1FH：分成4 4个快速定位寄存器区，每个区中有R0R0 R7R7共8 8个寄存器 20H 2FH：除正常作为RAM单元外，还可“位寻址”。共128位单元，位地址00H 7FH 30H 7FH:一般RAMRAM区/栈区。理论上说0000H H 7FH7FH均可作为一般RAMRAM和堆栈使用l51系列单片机内部RAM总寻址空间为256Bl 其中，低128BRAM，内存l 高128BSFR，内部特殊寄存器第15页/共39页内部128B RAM地址分配寄存器区？布尔区？第16页/共39页四、128B SFR 特殊功能寄存器符号符号 地址地址功能功能符号符号 地址地址功能功能B B F0H F0H B B寄存器寄存器 TH1 TH1 8 8DH DH 定时器定时器/计数器计数器1 1(高高8 8位位)ACC ACC E0H E0H 累加器累加器 TH0 TH0 8CH 8CH 定时器定时器/计数器计数器1 1(低低8 8位位)PSW PSW D0H D0H 程序状态字程序状态字 TL1 TL1 8BH 8BH 定时器定时器/计数器计数器0 0(高高8 8位位)IP IP B8H B8H 中断优先级控制寄存器中断优先级控制寄存器 TL0 TL0 8AH 8AH 定时器定时器/计数器计数器0 0(低低8 8位位)P3 P3 B0H B0H P3P3口锁存器口锁存器 TMOD TMOD 89H 89H 定时器定时器/计数器方式控制寄存器计数器方式控制寄存器 IE IE A8H A8H 中断允许控制寄存器中断允许控制寄存器 TCON TCON 88H 88H 定时器定时器/计数器控制寄存器计数器控制寄存器 P2 P2 A0H A0H P2P2口锁存器口锁存器 PCON PCON 87H 87H 电源控制寄存器电源控制寄存器 SBUF SBUF 99H 99H 串行口锁存器串行口锁存器 DPH DPH 83H 83H 数据地址指针数据地址指针(高高8 8位位)SCON SCON 98H 98H 串行口控制寄存器串行口控制寄存器 DPL DPL 82H 82H 数据地址指针数据地址指针(低低8 8位位)P1 P1 90H 90H P1P1口锁存器口锁存器 SP SP 81H 81H 堆栈指针堆栈指针 P0 P0 80H 80H P0P0口锁存器口锁存器 51系列有20个专用寄存器属于SFR块，共占用21个字节 PC程序地址指针独立存在，不属于SFR区 SFR区中的专用寄存器在单片机编程中具有重要意义 第17页/共39页五、位寻址单元有12个单元可以位寻址它们是其字节地址可被8整除哪些单元可以位寻址？第18页/共39页六、专用寄存器 程序计数器PC存放下一条要执行的指令的地址,又称程序指针,共16位。PC实际上是程序地址计数器,PC中的内容是将要执行的下一条指令的地址。改变PC的内容就可改变程序执行的方向。PC可对64KB程序存储器ROM直接寻址。累加器A 累加器A是最常用的专用寄存器。进入ALU中进行算术运算和逻辑运算的操作数大多来自累加器A，其操作的结果也常送回累加器A。有许多单操作数指令都是直接通过累加器A完成的。寄存器B乘除运算时使用，其它情况可作为普通内部RAM单元使用 栈指针SP 表示堆栈的起始地址,可由用户自定义。例如设置SP=30H,则内部RAM的30H-7FH均被设置为栈区。数据指针DPTR 16位专用寄存器，可表示对外部数据寄存器的操作地址。可分解为DPH、DPL两个部分分别使用。端口P0-P3 端口P0P3的镜像寄存器，内部RAM单元的读/写操作就等效为进行（输入/输出）操作。其它寄存器 1、与串行口、定时/计数器、中断相关的寄存器：SBUF、TH0、TL0、TH1、TL1、IP、IE、TMOD、SCON、PCON等第19页/共39页七、程序状态字PSW CYACF0RS1 RS0 OVPPSW.7PSW.0 CY(PSW.7)：进位标志许多算术、逻辑运算指令均影响CYCY还用作为布尔处理机的累加器。使用率高。AC(PSW.6)：辅助进位(半进位）用于十进制运算调整，参见DA指令。F0(PSW.5)：用户自定义标志位 OV(PSW.2):溢出标志 用于算术运算时指示结果是否溢出。P(PSW.0):奇偶标志 P=1表示累加器A中的“1”的位数为奇数,否则,为偶数。主要用于数据传输时进行校验 第20页/共39页 RS1、RS0（PSW.4、PSW.3）：寄存器区选择 RS1RS0寄存器区寄存器区内部内部RAM地址地址00000H07H01108H0FH10210H17H11318H1FHPSW？PSW是可以位寻址的，其作用是监测、控制程序状态如何选择寄存器区？系统复位时，自动指向0区第21页/共39页例22解释以下程序执行完后,内部RAM中00H1FH各单元的数值为多少?CLRAMOVR0,#31MOVR1,#16LOOP:MOVR0,ADECR0DJNZ R1,LOOPSETB PSW.4SETB PSW.3MOV R7,#45CLRPSW.3MOV R7,#33；A清0；(00H)=1FH (01H)=16；(1FH)(10H)=0 (00H)=0FH (01H)=0；选择寄存器区为3区；(1FH)=45 ；选择寄存器区为2区；(17H)=33 第22页/共39页 1.MCS51存储结构分配是怎样的？2.SFR中各寄存器的名称？3.程序状态寄存器PSW中各位的含义?思考题1.8051单片机内部RAM可划分为几个区域?各个区域的特点?2.MCS51单片机内部的特殊功能寄存器有哪些?它们的功能?寻址方式有何特点？3.怎样进行工作寄存器区的选择?作业第23页/共39页3.时钟、复位、时序 晶体振荡电路为计算机提供基准时序，MCS-51MCS-51单片机的基准时钟可采用2 2种方法：一、时钟2）、外接时钟。通过OC门外接 1）、石英晶体振荡电路。C1、C2起抗扰动作用，取值一般为530pF；3）、时钟范围：1.2MHz12MHz第24页/共39页二、复位RST/VPD：复位信号端和后备电源输入端。输入10ms的高电平脉冲，单片机复位。VPD使用后备电源，可实现掉电保护。复位电路：1）上电复位2）外部同步复位第25页/共39页三、时序思考题：设应用单片机晶振频率分别为6MHz、8MHz、12MHz，问机器周期分别为多少？指令周期分别为多少？1、机器周期、机器状态、时钟节拍 1个时钟节拍周期=1/（假定晶体振荡器MHz）1个机器周期TCY包含6个机器状态：S1、S2、S3、S4、S5、S61个机器状态包含2个时钟节拍：P1、P21个机器周期TCY包含12个时钟节拍：S1P1S6P2机器周期 TCY 12/，是指令执行的最小时间指令周期:一条指令的执行时间，以机器周期为单位，则指令可分为：单周期、双周期和四周期指令第26页/共39页外部RAM读写MOVX指令时序 第27页/共39页例1-3：如图所示MCS-51单片机系统。要求检测到X为高电平时，继电器吸合2秒后断开。试编制程序。注意：尽量使用内部定时器而不要采用纯粹的软件延时程序。思考题：假定12MHz时钟改成6MHz，如何设计？解：第28页/共39页4.输入输出端口一、P0口 P0口结构图功能：DB07、I/O、AB071、当控制信号=“0”时，I/O 开关位置如图示与门输出“0”FET1截止输出级为开漏输出 CPU向端口写数据 写脉冲加到CL端,内部总线上数据由D端锁存到D触发器,经反相端输出,再经输出级FET2反相，送到引脚。引脚上出现的数据恰好是内部总线上的数据。CPU从端口引脚读数据 读脉冲读引脚 缓冲器B1通P0.X引脚信号到达内部总线 CPU从端口寄存器读数据 读脉冲“读锁存器”缓冲器B2通寄存器Q端数据内部总线 第29页/共39页2、当控制信号=“1”时，AB07、DB07这时，与门开通，FET2接到反相器输出端。CPU输出的地址/数据同时经FET1和FET2实现“推拉”输出。另一种情况，数据总线输入数据时，仍经由缓冲器B1进入内部总线。说明1：作为普通I/O口使用时,P0口为输出开漏电路,内部无上拉电阻,必须外接上拉电阻。作为地址/数据总线使用时,内部由上下2个FET推拉驱动,不得外接上拉电阻 说明2：在一个系统中P0口只能被定义为一种模式，要么作为普通I/O口，要么作为总线，一旦系统设计完成，则不能互换。说明3：作为普通I/O口使用时,若要从引脚读取数据,应先向该端口写入“1”,然后再读取。写入“1”后,端口2个FET均截止,处于高阻悬浮状态,便于数据的可靠采集 说明4：端口引脚和端口寄存器不一定一致，直接从端口引脚取数据则其结果则是无法预料的。“读修改写”指令实际读的是端口寄存器 第30页/共39页二、P1口I/O P1口的内部寄存器与P0相似。耗尽型FET1提供固定上拉电阻,但是这个上拉电阻阻值较大。当Q从“1”“0”时,FET2由导通截止,但是由于FET1的阻值较大,动态特性差。P1、P2、P3口的输出级结构相同。改善端口动态特性的方法是引入附加上拉电阻。当Q从“1”“0”时,或门输出产生“”过程,高电平持续时间2个振荡周期,此间,FET3导通,FET3的导通电阻远小于FET1,可很好地改善端口的动态特性。第31页/共39页三、P2、P3口 P2功能：I/O、AB07；P3功能：I/O、特殊端口 当控制信号为低电平时,多路开关接到左端,P2口作为通用I/O口使用,其功能和使用方法与P1口相同。当控制端输出高电平时,多路开关接到右端,地址信号经反相器从引脚输出。这时P2口输出地址总线高8位,供系统扩展使用。对8051、8751单片机,P2口能作为I/O口或地址总线。对于8031单片机，P2口只能用作地址总线。P3口有一套替代功能转换逻辑电路，可实现普通I/O或特殊端口第32页/共39页四、四、P0、P1、P2、P3口的负载能力口的负载能力 P0口的输出能驱动8个LSTTL负载,输出电流不小于800A（通常把100A输入电流定义为一个TTL负载输人电流）,P1P3口的输出能驱动4个LSTTL负载。对于MOS型负载,P1、P2、P3无须外加电阻就可以直接驱动。P0口作I/O口使用时需外加上拉电阻,P0口用作地址/数据线时,它可以直接驱动MOS型负载,而不必加上拉电阻。不同厂家的单片机的驱动能力可能不同,特别是一些MCS51兼容型单片机,在负载能力、速度、功耗等方面均比标准51单片机有很大改进。第33页/共39页1、P0口：地址低8位与数据线分时使用端口或通用I/O 2、P1口：按位可编址的通用I/O端口3、P2口：地址高8位输出口或按位可编址的通用I/O 口4、P3口：双功能口。若不用第二功能，也可作按位可编址 的通用I/O 口5、按三总线划分：地址线AB：P0低八位地址，P2高八地址数据线DB：P0输入输出8位数据控制线CB：P3口的8位加上/PSEN、ALE共同完成控制总线小结第34页/共39页布置作业布置作业 1.简述80C51单片机的4个I/O口在使用上有哪些分工和特点？2.P0口作普通I/O口使用时，应注意什么？3.设单片机的晶振频率为6MHz时，试求机器周期和ALE引脚的信号 周期。4.单片机复位的作用是什么？复位操作对内部寄存器有哪些影响?第35页/共39页5.工作方式MCS51单片机的工作方式有四种：复位。复位脉冲自动引导系统进入复位入口，即使程序指针PC=0000H,取指令,进入程序执行方式 程序执行。正常工作方式，运行编制好的程序 低功耗。这是MCS51单片机在系统休闲时为降低功耗采取的工作方式。电池供电系统经常采用。低功耗方式又分：休眠、掉电保护两种工作方式。单步执行。系统调试时采用的工作方式。按一次按钮就执行一条用户指令。第36页/共39页1、低功耗方式掉电保护方式 单片机运行过程中如果断电，CPU内部数据RAM、SFR以及PC、SP等中的数据将丢失。这时如将备用电源加到RST/VPD引脚上，只要VCC上的电压低于VPD上的电压，备用电源就通过VPD端给内部RAM供电，系统以低功耗的工作方式保持内部RAM中的数据，以便再加电时能继续原来工作。能实现掉电保护的电路称为掉电保护电路，现场应用系统必备。对于CHMOS型工艺的MCS51单片机来说,PCON.0（IDL）=“1”,进入待机方式。只由中断和系统复位才能解脱这种状态。IDL置“1”时,单片机进人待机方式。这时振荡器仍然运行。并向中断逻辑、串行口和定时器/计数器电路提供时钟,CPU停止工作,中断功能继续有效。但CPU中PC、SP、ACC等停止在原状态。待机方式HMOS型51单片机只有掉电保护方式。CHMOS型51单片机的低功耗方式则有待机方式和掉电保护两种方式。在待机方式下,若中断请求有效,单片机响应中断,同时PCON.0被硬件自动清“0”,单片机退出待机方式进人正常工作方式。这种方式主要用来设计一些平时只走时钟不工作的应用系统，对用电池作电源的系统是很有意义的。注意第37页/共39页本章小结本章小结本章主要介绍单片机的内外部结构，包括引脚描述、内部结构与基本工作原理、程序存储器ROMROM、数据存储器RAMRAM及其使用区域划分、特殊功能寄存器SFRSFR、端口功能与结构、时序、复位、单片机工作方式等内容。通过对本章的学习，读者应对单片机的内部结构、内部资源的功能与使用方法有一个较为具体的认识和了解。第38页/共39页感谢您的观看！第39页/共39页