计算机软件及应用原理图输入设计方法.pptx

为设计全加器新建一个文件夹作工作库文件夹名取为My_prjct注意，不可用中文！第1页/共56页步骤2：输入设计项目和存盘图4-1 进入MAX+plusII，建立一个新的设计文件使用原理图输入方法设计，必须选择打开原理图编辑器新建一个设计文件第2页/共56页图4-2 元件输入对话框首先在这里用鼠标右键产生此窗，并选择“Enter Symbol”输入一个元件然后用鼠标双击这基本硬件库这是基本硬件库中的各种逻辑元件也可在这里输入元件名，如2输入与门AND2，输出引脚：OUTPUT第3页/共56页图4-3 将所需元件全部调入原理图编辑窗连接好的原理图输出引脚：OUTPUT输入引脚：INPUT将他们连接成半加器第4页/共56页图4-4 连接好原理图并存盘首先点击这里文件名取为：h_adder.gdf注意，要存在自己建立的文件夹中第5页/共56页步骤3：将设计项目设置成工程文件(PROJECT)图4-5 将当前设计文件设置成工程文件首先点击这里然后选择此项，将当前的原理图设计文件设置成工程最后注意此路径指向的改变第6页/共56页注意，此路径指向当前的工程！第7页/共56页步骤4：选择目标器件并编译 图4-6 选择最后实现本项设计的目标器件首先选择这里器件系列选择窗，选择ACEX1K系列根据实验板上的目标器件型号选择注意，首先消去这里的勾，以便使所有速度级别的器件都能显示出来第8页/共56页图4-7 对工程文件进行编译、综合和适配等操作选择编译器编译窗第9页/共56页消去Quartus适配操作选择此项消去这里的勾第10页/共56页完成编译！第11页/共56页步骤5：时序仿真(1)建立波形文件。首先选择此项，为仿真测试新建一个文件选择波形编辑器文件第12页/共56页(2)输入信号节点。图4-8 从SNF文件中输入设计文件的信号节点从SNF文件中输入设计文件的信号节点点击“LIST”SNF文件中的信号节点第13页/共56页图4-9 列出并选择需要观察的信号节点用此键选择左窗中需要的信号进入右窗最后点击“OK”第14页/共56页图4-9 列出并选择需要观察的信号节点(3)设置波形参量。图4-10 在Options菜单中消去网格对齐Snap to Grid的选择(消去对勾)消去这里的勾，以便方便设置输入电平第15页/共56页(4)设定仿真时间。图4-11 设定仿真时间选择END TIME调整仿真时间区域。选择60微秒比较合适第16页/共56页(5)加上输入信号。图4-12 为输入信号设定必要的测试电平或数据(6)波形文件存盘。图4-13 保存仿真波形文件用此键改变仿真区域坐标到合适位置。点击1，使拖黑的电平为高电平第17页/共56页(7)运行仿真器。图4-14 运行仿真器选择仿真器运行仿真器第18页/共56页(8)观察分析半加器仿真波形。图4-15 半加器h_adder.gdf的仿真波形第19页/共56页(9)为了精确测量半加器输入与输出波形间的延时量，可打开时序分析器.图4-16 打开延时时序分析窗选择时序分析器输入输出时间延迟第20页/共56页(10)包装元件入库。选择菜单选择菜单“FileFile”“OpenOpen”，在在“OpenOpen”对话框中选择原理图编辑文件选对话框中选择原理图编辑文件选项项“Graphic Editor FilesGraphic Editor Files”，然后选择然后选择h_adder.gdfh_adder.gdf，重新打开半加器设计文重新打开半加器设计文件，然后选择如图件，然后选择如图4-54-5中中“FileFile”菜单的菜单的“Create Default SymbolCreate Default Symbol”项，将当项，将当前文件变成了一个包装好的单一元件前文件变成了一个包装好的单一元件(Symbol)Symbol)，并被放置在工程路径指定的目并被放置在工程路径指定的目录中以备后用。录中以备后用。第21页/共56页步骤6：引脚锁定选择引脚锁定选项引脚窗第22页/共56页此处输入信号名此处输入引脚名按键“ADD”即可注意引脚属性错误引脚名将无正确属性！第23页/共56页再编译一次，将引脚信息进去第24页/共56页选择编程器，准备将设计好的半加器文件下载到目器件中去编程窗第25页/共56页步骤7：编程下载(1)下载方式设定。图4-18 设置编程下载方式 在编程窗打开的情况下选择下载方式设置选择此项下载方式第26页/共56页步骤7：编程下载(1)下载方式设定。图4-18 设置编程下载方式(2)下载。图4-19 向EF1K30下载配置文件下载（配置）成功！第27页/共56页步骤8：设计顶层文件(1)仿照前面的“步骤2”，打开一个新的原理图编辑窗口图4-20 在顶层编辑窗中调出已设计好的半加器元件第28页/共56页(2)完成全加器原理图设计，并以文件名f_adder.gdf存在同一目录中。(3)将当前文件设置成Project，并选择目标器件为EPF10K10LC84-4。(4)编译此顶层文件f_adder.gdf，然后建立波形仿真文件。图4-21 在顶层编辑窗中设计好全加器第29页/共56页(5)对应f_adder.gdf的波形仿真文件，参考图中输入信号cin、bin和ain输入信号电平的设置，启动仿真器Simulator，观察输出波形的情况。(6)锁定引脚、编译并编程下载，硬件实测此全加器的逻辑功能。图4-22 1位全加器的时序仿真波形第30页/共56页4.1.2 设计流程归纳图4-23 MAX+plusII一般设计流程第31页/共56页4.1.3 补充说明1.1.编译窗口的各功能项目块含义编译窗口的各功能项目块含义Compiler Netlist ExtractorDatabase BuilderLogic SynthesizerPartitionerTiming SNF ExtractorFitterAssembler2.2.查看适配报告查看适配报告第32页/共56页4.2 2位十进制数字频率计设计4.2.1 设计有时钟使能的两位十进制计数器(1)(1)设计电路原理图。图4-24 用74390设计一个有时钟使能的两位十进制计数器第33页/共56页(2)计数器电路实现图4-25 调出元件74390 图4-26 从Help中了解74390的详细功能第34页/共56页(3)波形仿真图4-27 两位十进制计数器工作波形第35页/共56页4.2.2 频率计主结构电路设计图4-28 两位十进制频率计顶层设计原理图文件第36页/共56页图4-29 两位十进制频率计测频仿真波形第37页/共56页图4-30 测频时序控制电路图4-31 测频时序控制电路工作波形第38页/共56页4.2.4 频率计顶层电路设计图4-32 频率计顶层电路原理图(文件：ft_top.gdf)第39页/共56页图4-33 频率计工作时序波形第40页/共56页4.2.5 设计项目的其他信息和资源配置(1)了解设计项目的结构层次图4-34 频率计ft_top项目的设计层次第41页/共56页(2)了解器件资源分配情况图4-35 适配报告中的部分内容图4-36 芯片资源编辑窗第42页/共56页(3)了解设计项目速度/延时特性图4-37 寄存器时钟特性窗图4-38 信号延时矩阵表第43页/共56页(4)资源编辑(5)引脚锁定图 4-39 Device View窗第44页/共56页LCs手工分配：图4-40 适配器设置图4-41 手工分配LCs第45页/共56页4.3 参数可设置LPM兆功能块LPM_COUNTER的数控分频器设计图4-42 数控分频器电路原理图第46页/共56页当d3.0=12(即16进制数：C)时的工作波形。图4-43 数控分频器工作波形第47页/共56页4.3.2 基于LPM_ROM的4位乘法器设计图4-44 用LPM_ROM设计的 4位乘法器原理图第48页/共56页(1)用文本编辑器编辑mif文件第49页/共56页图4-46 LPM_ROM构成的乘法器仿真波形图4-45 LPM_ROM参数设置窗口第50页/共56页(2)用初始化存储器编辑窗口编辑mif文件图4-47 在Initialize Memory窗口中编辑乘法表地址/数据第51页/共56页4.4 波形输入设计方法图4-48 待设计电路的预设输入输出波形图4-49 打开wdf波形文件编辑器第52页/共56页图4-50 输入待设计电路的信号名第53页/共56页图4-51 输入信号名及其端口属性第54页/共56页图4-52 输出时序信号设置第55页/共56页感谢您的观看。第56页/共56页