电工技术下教学课件第22章存储器和可编程逻辑器.ppt

下一页下一页返回返回上一页上一页退出退出章目录章目录第第22章章 存储器和可编程逻辑器件存储器和可编程逻辑器件22.1 只读存储器只读存储器22.2 随机存取存储器随机存取存储器22.3 可编程逻辑器件可编程逻辑器件下一页下一页返回返回上一页上一页退出退出章目录章目录本章要求本章要求1.1.了解了解了解了解ROM,RAM,PROM,EPROMROM,RAM,PROM,EPROM和和和和ROMROM 的结构和工作原理及功能的区别；的结构和工作原理及功能的区别；的结构和工作原理及功能的区别；的结构和工作原理及功能的区别；第第22章章 存储器和可编程逻辑器件存储器和可编程逻辑器件2.2.了解了解了解了解常用可编程逻辑器件在实际中的应用；常用可编程逻辑器件在实际中的应用；常用可编程逻辑器件在实际中的应用；常用可编程逻辑器件在实际中的应用；3.3.会会会会用可编程逻辑器件用可编程逻辑器件用可编程逻辑器件用可编程逻辑器件构成简单的逻辑函数构成简单的逻辑函数构成简单的逻辑函数构成简单的逻辑函数下一页下一页返回返回上一页上一页退出退出章目录章目录半导体存储器分类：半导体存储器分类：半导体存储器分类：半导体存储器分类：按功能按功能按功能按功能只读存储器（只读存储器（只读存储器（只读存储器（ROMROM）随机存取存储器（随机存取存储器（随机存取存储器（随机存取存储器（RAMRAM）按元件按元件按元件按元件双极型存储器双极型存储器双极型存储器双极型存储器:速度快，功耗大。速度快，功耗大。速度快，功耗大。速度快，功耗大。MOSMOS型存储器：速度较慢，功耗小，型存储器：速度较慢，功耗小，型存储器：速度较慢，功耗小，型存储器：速度较慢，功耗小，集成度高。集成度高。集成度高。集成度高。下一页下一页返回返回上一页上一页退出退出章目录章目录22.1 只读存储器只读存储器22.1.1 ROM22.1.1 ROM的结构框图的结构框图的结构框图的结构框图 只读存储器（只读存储器（只读存储器（只读存储器（ROMROM），它存储，它存储，它存储，它存储的信息是固定不变的信息是固定不变的信息是固定不变的信息是固定不变的。工作时，只能读出信息，不能随时写入信息。的。工作时，只能读出信息，不能随时写入信息。的。工作时，只能读出信息，不能随时写入信息。的。工作时，只能读出信息，不能随时写入信息。图图图图22.1.1 ROM22.1.1 ROM的结构框图的结构框图的结构框图的结构框图存储输出存储输出存储输出存储输出读出电路读出电路读出电路读出电路存储矩阵存储矩阵存储矩阵存储矩阵地地地地址址址址译译译译码码码码器器器器N N MM位线位线位线位线（数据线）（数据线）（数据线）（数据线）字线（选择线）字线（选择线）字线（选择线）字线（选择线）地址输入地址输入地址输入地址输入A AN-1N-1A A1 1A A0 0.WW0 0WW1 1WWnN-1nN-1D DM-1M-1D D0 0D D1 1.表示存表示存表示存表示存储容量储容量储容量储容量下一页下一页返回返回上一页上一页退出退出章目录章目录 1.1.存储矩阵：存储矩阵：存储矩阵：存储矩阵：由存储单元构成，一个存储单元存由存储单元构成，一个存储单元存由存储单元构成，一个存储单元存由存储单元构成，一个存储单元存储一位二进制数码储一位二进制数码储一位二进制数码储一位二进制数码“1”“1”或或或或“0”“0”。存储器是以字为单。存储器是以字为单。存储器是以字为单。存储器是以字为单位进行存储的。图中有位进行存储的。图中有位进行存储的。图中有位进行存储的。图中有N N MM个存储单元。个存储单元。个存储单元。个存储单元。2.2.地址译码器：地址译码器：地址译码器：地址译码器：为了存取的方便，给每组存储单为了存取的方便，给每组存储单为了存取的方便，给每组存储单为了存取的方便，给每组存储单元以确定的标号，这个标号称为地址。图中，元以确定的标号，这个标号称为地址。图中，元以确定的标号，这个标号称为地址。图中，元以确定的标号，这个标号称为地址。图中，WW0 0 WWN-1N-1称为字单元的地址选择线，简称字线；地址称为字单元的地址选择线，简称字线；地址称为字单元的地址选择线，简称字线；地址称为字单元的地址选择线，简称字线；地址译码器根据输入的代码从译码器根据输入的代码从译码器根据输入的代码从译码器根据输入的代码从WW0 0 WWN-1N-1条字线中选择一条条字线中选择一条条字线中选择一条条字线中选择一条字线，确定与地址代码相对应的一组存储单元位置。字线，确定与地址代码相对应的一组存储单元位置。字线，确定与地址代码相对应的一组存储单元位置。字线，确定与地址代码相对应的一组存储单元位置。被选中的一组存储单元中的各位数码经位线被选中的一组存储单元中的各位数码经位线被选中的一组存储单元中的各位数码经位线被选中的一组存储单元中的各位数码经位线D D0 0 D DM-1M-1传送到数据输出端。传送到数据输出端。传送到数据输出端。传送到数据输出端。ROM ROM主要结构主要结构主要结构主要结构存储矩阵存储矩阵存储矩阵存储矩阵地址译码器地址译码器地址译码器地址译码器下一页下一页返回返回上一页上一页退出退出章目录章目录22.1.2 ROM的工作原理的工作原理图二极管图二极管图二极管图二极管 ROM ROM电路电路电路电路1 11 1A0A1字线字线位线位线读出电路读出电路地址译码器地址译码器存储矩阵存储矩阵存储输出存储输出地址输入地址输入W0W1W2W3D0D1D2D3A1A0+UA0A1存存存存“1”“1”存存存存“0”“0”下一页下一页返回返回上一页上一页退出退出章目录章目录 (1)(1)存储矩阵存储矩阵存储矩阵存储矩阵22.1.2 ROM的工作原理的工作原理 1.1.二极管构成的二极管构成的二极管构成的二极管构成的ROMROM的工作原理的工作原理的工作原理的工作原理 图中的存储矩阵有图中的存储矩阵有图中的存储矩阵有图中的存储矩阵有四条字线和四条位线四条字线和四条位线四条字线和四条位线四条字线和四条位线。共有。共有。共有。共有十六个交叉点，每个交叉点都可看作一个存储单元。十六个交叉点，每个交叉点都可看作一个存储单元。十六个交叉点，每个交叉点都可看作一个存储单元。十六个交叉点，每个交叉点都可看作一个存储单元。交叉点处接有二极管时交叉点处接有二极管时交叉点处接有二极管时交叉点处接有二极管时,相当于存相当于存相当于存相当于存“1”“1”；交叉点处；交叉点处；交叉点处；交叉点处没有接二极管时，相当于存没有接二极管时，相当于存没有接二极管时，相当于存没有接二极管时，相当于存“0”“0”；如：字线如：字线如：字线如：字线WW0 0与位线有四个交叉点与位线有四个交叉点与位线有四个交叉点与位线有四个交叉点,其中与位线其中与位线其中与位线其中与位线D D0 0和和和和D D2 2交叉处接有二极管。当选中交叉处接有二极管。当选中交叉处接有二极管。当选中交叉处接有二极管。当选中WW0 0(为高电平为高电平为高电平为高电平)字线时，字线时，字线时，字线时，两个二极管导通，使位线两个二极管导通，使位线两个二极管导通，使位线两个二极管导通，使位线D D0 0和和和和D D2 2为为为为“1”“1”,这相当于这相当于这相当于这相当于接有二极管的交叉点存接有二极管的交叉点存接有二极管的交叉点存接有二极管的交叉点存“1”“1”。下一页下一页返回返回上一页上一页退出退出章目录章目录 交叉点处没有接二极管处，相当于存交叉点处没有接二极管处，相当于存交叉点处没有接二极管处，相当于存交叉点处没有接二极管处，相当于存“0”“0”；位；位；位；位线线线线D D1 1和和和和D D3 3为为为为“0”“0”,这相当于没接有二极管的交叉点这相当于没接有二极管的交叉点这相当于没接有二极管的交叉点这相当于没接有二极管的交叉点存存存存“0”“0”。ROMROM的特点：存储单元存的特点：存储单元存的特点：存储单元存的特点：存储单元存“0”“0”还是存还是存还是存还是存“1”“1”是在设是在设是在设是在设计和制造时已确定，不能改变；而且存入信息后，计和制造时已确定，不能改变；而且存入信息后，计和制造时已确定，不能改变；而且存入信息后，计和制造时已确定，不能改变；而且存入信息后，即使断开电源，所存信息也不会消失，所以即使断开电源，所存信息也不会消失，所以即使断开电源，所存信息也不会消失，所以即使断开电源，所存信息也不会消失，所以ROMROM也也也也称固定存储器。称固定存储器。称固定存储器。称固定存储器。(2)(2)地址译码器地址译码器地址译码器地址译码器 图中是一个二极管译码器，两位地址代码图中是一个二极管译码器，两位地址代码图中是一个二极管译码器，两位地址代码图中是一个二极管译码器，两位地址代码A A1 1A A0 0可指定可指定可指定可指定四四四四个不同的地址。个不同的地址。个不同的地址。个不同的地址。下一页下一页返回返回上一页上一页退出退出章目录章目录22.1.2 ROM的工作原理的工作原理四个地址的逻辑式分别为：四个地址的逻辑式分别为：四个地址的逻辑式分别为：四个地址的逻辑式分别为：地址译码器特点：地址译码器特点：地址译码器特点：地址译码器特点：(1)N (1)N取一译码：即取一译码：即取一译码：即取一译码：即N N条字线中，每次只能选中条字线中，每次只能选中条字线中，每次只能选中条字线中，每次只能选中一条字线。图示电路为四选一译码。一条字线。图示电路为四选一译码。一条字线。图示电路为四选一译码。一条字线。图示电路为四选一译码。(2)(2)最小项译码：最小项译码：最小项译码：最小项译码：n n个地址输入变量个地址输入变量个地址输入变量个地址输入变量A A0 0 A An n最小项最小项最小项最小项的数目为的数目为的数目为的数目为N=2N=2n n。图示电路最小项为四个。图示电路最小项为四个。图示电路最小项为四个。图示电路最小项为四个。地址译码器是一个地址译码器是一个地址译码器是一个地址译码器是一个“与与与与”逻辑阵列逻辑阵列逻辑阵列逻辑阵列下一页下一页返回返回上一页上一页退出退出章目录章目录22.1.2 ROM的工作原理的工作原理表表表表22.1.1 22.1.1 最小项最小项最小项最小项译码和译码和译码和译码和N N选一译码选一译码选一译码选一译码地址码地址码地址码地址码A A0 0A A1 10 00 00 10 11 01 01 11 1最小项及编号最小项及编号最小项及编号最小项及编号N N选选选选一译码一译码一译码一译码存储内容存储内容存储内容存储内容WW0 0WW1 1WW2 2WW3 3D D0 0D D1 1D D2 2D D3 3mm0 0mm1 1mm2 2mm3 3 0 0 0 0 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 0 1 1 0 1 0 1 1 0 1 0 1 1 0 0 1 1 0 0 0 1 0 0 0 0 0 1 0 0 1 1 0 0 0 1 1 1 0 0 0 0 1 1 1 0从图中可看出：从图中可看出：从图中可看出：从图中可看出：地址译码器是一个地址译码器是一个地址译码器是一个地址译码器是一个“与与与与”逻辑阵列逻辑阵列逻辑阵列逻辑阵列下一页下一页返回返回上一页上一页退出退出章目录章目录22.1.3 ROM的阵列图的阵列图存储矩阵是一个存储矩阵是一个存储矩阵是一个存储矩阵是一个“或或或或”逻辑阵列逻辑阵列逻辑阵列逻辑阵列W3=A1A0m3m2W2=A1A0m1W1=A1A0m0W0=A1A0A0A1地地址址译译码码器器D3D2D1D0图图图图22.1.3 22.1.3 简化的简化的简化的简化的 ROM ROM存储矩阵阵列图存储矩阵阵列图存储矩阵阵列图存储矩阵阵列图有二极管有二极管有二极管有二极管无二极管无二极管无二极管无二极管下一页下一页返回返回上一页上一页退出退出章目录章目录1.ROM1.ROM构成的全加器构成的全加器构成的全加器构成的全加器22.1.4 ROM的应用举例的应用举例 在数字系统中在数字系统中在数字系统中在数字系统中ROMROM的应用十分广泛，如组合的应用十分广泛，如组合的应用十分广泛，如组合的应用十分广泛，如组合逻辑、波形变换、字符产生以及计算机的数据和逻辑、波形变换、字符产生以及计算机的数据和逻辑、波形变换、字符产生以及计算机的数据和逻辑、波形变换、字符产生以及计算机的数据和程序存储等。程序存储等。程序存储等。程序存储等。输入变量输入变量输入变量输入变量A 加数加数B 加数加数C0 低位进位数低位进位数输出变量输出变量输出变量输出变量S 本位和本位和C0 向高位进位数向高位进位数下一页下一页返回返回上一页上一页退出退出章目录章目录22.1.4 ROM的应用举例的应用举例A B C0十进制十进制十进制十进制最小项最小项最小项最小项被选中被选中被选中被选中字线字线字线字线最小项最小项最小项最小项编号编号编号编号位线位线位线位线S SC C 0 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 1 0 0 1 0 0 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 10 01 12 23 34 45 56 67 7A AB BC C0 0A AB BC C0 0A AB BA AC C0 0A AC C0 0B BC C0 0B BC C0 0A AB BB BC C0 0A AC C0 0B BA AWW0 0=1=1WW1 1=1=1WW2 2=1=1WW3 3=1=1WW4 4=1=1WW5 5=1=1WW6 6=1=1WW7 7=1=1mm0 0mm1 1mm2 2mm3 3mm4 4mm5 5mm6 6mm7 7 0 0 0 0 1 0 1 0 1 0 1 0 0 1 0 1 1 0 1 0 0 1 0 1 0 1 0 1 1 1 1 1 表全加器逻辑状态及三变量最小项编码表全加器逻辑状态及三变量最小项编码表全加器逻辑状态及三变量最小项编码表全加器逻辑状态及三变量最小项编码下一页下一页返回返回上一页上一页退出退出章目录章目录根据表可得：根据表可得：WOm0W1m1W2m2W3m3W4m4W5m5W6m6W7m7SCABC最最最最小小小小项项项项译译译译码码码码器器器器图图图图22.1.6 ROM22.1.6 ROM构成的全加器构成的全加器构成的全加器构成的全加器下一页下一页返回返回上一页上一页退出退出章目录章目录WOm0W1m1W2m2W3m3W4m4W5m5W6m6W7m7SCABC最最小小项项译译码码器器011选中选中选中选中01如：如：如：如：下一页下一页返回返回上一页上一页退出退出章目录章目录2.ROM2.ROM构成的序列脉冲发生器构成的序列脉冲发生器构成的序列脉冲发生器构成的序列脉冲发生器 采用计数器和采用计数器和采用计数器和采用计数器和ROMROM来实现。来实现。来实现。来实现。例：例：例：例：要产生要产生要产生要产生1100010011000100这一八位序列脉冲。这一八位序列脉冲。这一八位序列脉冲。这一八位序列脉冲。在脉冲在脉冲在脉冲在脉冲C C的作用下，的作用下，的作用下，的作用下，WW0 0 WW7 7依依依依次被选中，次被选中，次被选中，次被选中，从从从从D D依次依次依次依次输出输出输出输出0110001001100010DQ0CQ1Q2RD八八进进制制计计数数器器八八取取一一译译码码器器图图图图22.1.7 ROM22.1.7 ROM构成的序列脉冲发生器构成的序列脉冲发生器构成的序列脉冲发生器构成的序列脉冲发生器WOm0W1m1W2m2W3m3W4m4W5m5W6m6W7m7下一页下一页返回返回上一页上一页退出退出章目录章目录1 11 10 0 00 0 01 10 00 01 11 10 0 00 0 0C CD D1 12 23 34 45 56 67 78 89 9 1010 1111 12121313 1414工作波形工作波形工作波形工作波形脉冲脉冲脉冲脉冲最小项最小项最小项最小项被选中被选中被选中被选中字线字线字线字线最小项最小项最小项最小项编号编号编号编号位线位线位线位线D DQ2 Q1 Q0 0 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 1 0 0 1 0 0 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 10 01 12 23 34 45 56 67 7WW0 0=1=1WW1 1=1=1WW2 2=1=1WW3 3=1=1WW4 4=1=1WW5 5=1=1WW6 6=1=1WW7 7=1=1mm0 0mm1 1mm2 2mm3 3mm4 4mm5 5mm6 6mm7 7 0 0 C C8 8 0 0 0 0 0 0二进制数二进制数二进制数二进制数Q2 Q1 Q0Q2 Q1 Q0Q2 Q1 Q0Q2 Q1 Q0Q2 Q1 Q0Q2 Q1 Q0Q2 Q1 Q0Q2 Q1 Q0Q2 Q1 Q0mm0 0WW0 0=1=1 0 0 1 1 0 0 1 1 0 0 0 0 0 0 1 1 下一页下一页返回返回上一页上一页退出退出章目录章目录3.ROM3.ROM构成的字符发生器构成的字符发生器构成的字符发生器构成的字符发生器22.1.4 ROM的应用举例的应用举例 字符发生器常用于显示终端、打印机及其其字符发生器常用于显示终端、打印机及其其字符发生器常用于显示终端、打印机及其其字符发生器常用于显示终端、打印机及其其它一些数字装置。将各种字母、数字等字符事先它一些数字装置。将各种字母、数字等字符事先它一些数字装置。将各种字母、数字等字符事先它一些数字装置。将各种字母、数字等字符事先存储在存储在存储在存储在ROMROM的存储矩阵中，再以适当的方式给出的存储矩阵中，再以适当的方式给出的存储矩阵中，再以适当的方式给出的存储矩阵中，再以适当的方式给出地址码，某个字符就能读出来，并驱动显示器显地址码，某个字符就能读出来，并驱动显示器显地址码，某个字符就能读出来，并驱动显示器显地址码，某个字符就能读出来，并驱动显示器显示。示。示。示。下面用下面用下面用下面用ROMROM构成的字符发生器显示字母构成的字符发生器显示字母构成的字符发生器显示字母构成的字符发生器显示字母R R来来来来说明其工作原理。说明其工作原理。说明其工作原理。说明其工作原理。下一页下一页返回返回上一页上一页退出退出章目录章目录图图图图22.1.8 22.1.8 字符显示原理图字符显示原理图字符显示原理图字符显示原理图(b)WOW1W2W3W4W5W6(a)000001010011100101110D4D3D2D1D0行行译译码码器器A2A1A0读出电路读出电路下一页下一页返回返回上一页上一页退出退出章目录章目录 由图可看出该字符显示器由由图可看出该字符显示器由7行行5 列构成存储矩列构成存储矩阵，将字母阵，将字母R的形状分割成若干部分并在相应的单的形状分割成若干部分并在相应的单元存入信息元存入信息“1”。当地址输入由。当地址输入由 000110周期地周期地循环变化时循环变化时,即可逐行扫描各字线即可逐行扫描各字线,把字线把字线W0 W7所存储的字母所存储的字母“R”的字形信息从位线的字形信息从位线D0 D4读出。读出。使显示设备一行行的显示出图使显示设备一行行的显示出图22.1.8(b)的字形。的字形。下一页下一页返回返回上一页上一页退出退出章目录章目录22.2 随机存取存储器随机存取存储器 随机存取存储器（随机存取存储器（随机存取存储器（随机存取存储器（RAMRAM），它能随时从任何，它能随时从任何，它能随时从任何，它能随时从任何一个指定地址的存储单元中取出（读出）信息，一个指定地址的存储单元中取出（读出）信息，一个指定地址的存储单元中取出（读出）信息，一个指定地址的存储单元中取出（读出）信息，也也也也可随时将信息存入（写入）任何一个指定的地址单可随时将信息存入（写入）任何一个指定的地址单可随时将信息存入（写入）任何一个指定的地址单可随时将信息存入（写入）任何一个指定的地址单元中。因此也称为读元中。因此也称为读元中。因此也称为读元中。因此也称为读/写存储器。写存储器。写存储器。写存储器。优点：优点：优点：优点：读读读读/写方便写方便写方便写方便缺点：缺点：缺点：缺点：信息容易丢失，一旦断电，所存储器的信信息容易丢失，一旦断电，所存储器的信信息容易丢失，一旦断电，所存储器的信信息容易丢失，一旦断电，所存储器的信息会随之消失，不利于数据的长期保存。息会随之消失，不利于数据的长期保存。息会随之消失，不利于数据的长期保存。息会随之消失，不利于数据的长期保存。下一页下一页返回返回上一页上一页退出退出章目录章目录地址输入地址输入An-1A0A1地地址址译译码码器器存储矩阵存储矩阵数据线数据线读写读写/控制电路控制电路读读/写控制写控制(R/W)片选片选(CS)输入输入/输出输出 I/O.22.2.1 RAM22.2.1 RAM的结构和工作原理的结构和工作原理的结构和工作原理的结构和工作原理图图图图22.2.1 RAM22.2.1 RAM的结构框图的结构框图的结构框图的结构框图下一页下一页返回返回上一页上一页退出退出章目录章目录 1.1.存储矩阵：存储矩阵：存储矩阵：存储矩阵：由存储单元构成，一个存储单元存由存储单元构成，一个存储单元存由存储单元构成，一个存储单元存由存储单元构成，一个存储单元存储一位二进制数码储一位二进制数码储一位二进制数码储一位二进制数码“1”“1”或或或或“0”“0”。与。与。与。与ROMROM不同的是不同的是不同的是不同的是RAMRAM存储单元的数据不是预先固定的，而是取决于外存储单元的数据不是预先固定的，而是取决于外存储单元的数据不是预先固定的，而是取决于外存储单元的数据不是预先固定的，而是取决于外部输入信息，其存储单元必须由具有记忆功能的电路部输入信息，其存储单元必须由具有记忆功能的电路部输入信息，其存储单元必须由具有记忆功能的电路部输入信息，其存储单元必须由具有记忆功能的电路构成。构成。构成。构成。2.2.地址译码器：地址译码器：地址译码器：地址译码器：也是也是也是也是N N取一译码器。取一译码器。取一译码器。取一译码器。3.3.读读读读/写控制电路：写控制电路：写控制电路：写控制电路：当当当当R R/WW=1=1时，执行读操作，时，执行读操作，时，执行读操作，时，执行读操作，R R/WW=0=0时，执行写操作。时，执行写操作。时，执行写操作。时，执行写操作。4.4.片选控制：片选控制：片选控制：片选控制：当当当当CSCS=0=0时，选中该片时，选中该片时，选中该片时，选中该片RAMRAM工作，工作，工作，工作，CSCS=1=1时该片时该片时该片时该片RAMRAM不工作。不工作。不工作。不工作。下一页下一页返回返回上一页上一页退出退出章目录章目录22.2.2 RAM22.2.2 RAM芯片简介芯片简介芯片简介芯片简介MOSMOS型型型型RAMRAM静态静态静态静态RAMRAM：管子数目多，功耗大，管子数目多，功耗大，管子数目多，功耗大，管子数目多，功耗大，但只要不断电，信息就永久保存。但只要不断电，信息就永久保存。但只要不断电，信息就永久保存。但只要不断电，信息就永久保存。动态动态动态动态RAMRAM：集成度高，功耗小，集成度高，功耗小，集成度高，功耗小，集成度高，功耗小，但必须定期给电容补充电荷，以但必须定期给电容补充电荷，以但必须定期给电容补充电荷，以但必须定期给电容补充电荷，以防存储信息的丢失。防存储信息的丢失。防存储信息的丢失。防存储信息的丢失。一般情况下，大容量的存储器使用动态一般情况下，大容量的存储器使用动态一般情况下，大容量的存储器使用动态一般情况下，大容量的存储器使用动态RAMRAM；小；小；小；小容量的存储器使用静态容量的存储器使用静态容量的存储器使用静态容量的存储器使用静态RAMRAM。21142114静态静态静态静态RAMRAM的的的的外外外外引线排列图。引线排列图。引线排列图。引线排列图。下一页下一页返回返回上一页上一页退出退出章目录章目录9GNDCS8A27A16A05A34A43A52A61I/O0A9A8A7UCC121011141315161718I/O1I/O2I/O3R/W2114RAM图图图图22.2.2 2114RAM22.2.2 2114RAM外引线排列图外引线排列图外引线排列图外引线排列图容量：容量：1024字字 4位位地址线：地址线：A9A0(210=1024)数据线：数据线：I/O3 I/O0下一页下一页返回返回上一页上一页退出退出章目录章目录22.2.3 RAM22.2.3 RAM的扩展的扩展的扩展的扩展图图图图22.2.3 2114RAM22.2.3 2114RAM位数扩展位数扩展位数扩展位数扩展将几片的地址端、将几片的地址端、R/W端、端、CS端并接在一起端并接在一起A9 A0 R/W CSRAM2114(1)I/O3I/O7I/O6I/O2IO/5I/O1I/O4I/O0A9 A0 R/W CSI/O3I/O2RAM2114(2)I/O1I/O0I/O0I/O3I/O2I/O1高四位高四位低四位低四位A9A0R/WCS地址码地址码1.RAM1.RAM位数位数位数位数的扩展的扩展的扩展的扩展下一页下一页返回返回上一页上一页退出退出章目录章目录2.RAM2.RAM字数的扩展字数的扩展字数的扩展字数的扩展A A1111 A A0 0十二根地址线，十二根地址线，十二根地址线，十二根地址线，组成组成组成组成40964096字字字字 4 4位的位的位的位的RAMRAM图图图图22.2.3 2114RAM22.2.3 2114RAM字数扩展字数扩展字数扩展字数扩展.RAM 21114(1)I/O(2)I/O(3)I/O(4)I/OA11A10A11A102/4线线译译码码器器R/WA0A9I/O3I/O2I/O1I/O0A11A10A11A10A11A10A9 A0R/W CSA9 A0R/W CSA9 A0R/W CSA9 A0R/W CS下一页下一页返回返回上一页上一页退出退出章目录章目录图图图图22.2.3 22.2.3 用四片用四片用四片用四片2114RAM2114RAM字数扩展字数扩展字数扩展字数扩展.RAM 21114(1)I/O(2)I/O(3)I/O(4)I/OA11A10A11A102/4线线译译码码器器R/WA0A9I/O3I/O2I/O1I/O0A11A10A11A10A11A10A9 A0R/W CSA9 A0R/W CSA9 A0R/W CSA9 A0R/W CS00选中选中选中选中0下一页下一页返回返回上一页上一页退出退出章目录章目录 可编程逻辑器件（可编程逻辑器件（可编程逻辑器件（可编程逻辑器件（PLDPLD）它是由用户自行定义功）它是由用户自行定义功）它是由用户自行定义功）它是由用户自行定义功能（编程）的一类逻辑器件的总称。能（编程）的一类逻辑器件的总称。能（编程）的一类逻辑器件的总称。能（编程）的一类逻辑器件的总称。图图图图22.3.1 PLD22.3.1 PLD的结构框图的结构框图的结构框图的结构框图输入电路输入电路 与与 阵列阵列 或或 阵列阵列输出电路输出电路.22.3 可编程逻辑器件可编程逻辑器件下一页下一页返回返回上一页上一页退出退出章目录章目录PLDPLD中常用逻辑符号的含义中常用逻辑符号的含义中常用逻辑符号的含义中常用逻辑符号的含义 在图在图在图在图(a)(a)中中中中,多个输入端多个输入端多个输入端多个输入端“与与与与”门只用一根输入门只用一根输入门只用一根输入门只用一根输入线表示，称线表示，称线表示，称线表示，称乘积线乘积线乘积线乘积线。输入变量。输入变量。输入变量。输入变量A A、B B、C C的输入线和的输入线和的输入线和的输入线和乘积线的交点有三种情况：乘积线的交点有三种情况：乘积线的交点有三种情况：乘积线的交点有三种情况：(1)(1)黑点黑点黑点黑点“”“”表示该点表示该点表示该点表示该点为固定连接点，用户不能改变。为固定连接点，用户不能改变。为固定连接点，用户不能改变。为固定连接点，用户不能改变。(2)(2)叉点叉点叉点叉点“”表示表示表示表示该点为用户定义编程点，出厂时此点是接通的该点为用户定义编程点，出厂时此点是接通的该点为用户定义编程点，出厂时此点是接通的该点为用户定义编程点，出厂时此点是接通的,用用用用户可根据需要断开或保持接通。户可根据需要断开或保持接通。户可根据需要断开或保持接通。户可根据需要断开或保持接通。(3)(3)既无黑点既无黑点既无黑点既无黑点“”“”也无叉点也无叉点也无叉点也无叉点“”时，表示该点是断开的或编程时擦时，表示该点是断开的或编程时擦时，表示该点是断开的或编程时擦时，表示该点是断开的或编程时擦除的，其对应的变量除的，其对应的变量除的，其对应的变量除的，其对应的变量B B不是不是不是不是“与与与与”门的输入量。门的输入量。门的输入量。门的输入量。A B C&YY=AC(a)ACB1Y(b)Y=A+C1Y(c)Y1=AY2=AAY1Y2图图图图22.3.2 PLD22.3.2 PLD阵列中的逻辑符号阵列中的逻辑符号阵列中的逻辑符号阵列中的逻辑符号下一页下一页返回返回上一页上一页退出退出章目录章目录22.3.1 22.3.1 可编程只读存储器可编程只读存储器可编程只读存储器可编程只读存储器1.1.一次编程性只读存储器（一次编程性只读存储器（一次编程性只读存储器（一次编程性只读存储器（PROMPROM）厂家制造厂家制造厂家制造厂家制造PROMPROM时，使存储矩阵（时，使存储矩阵（时，使存储矩阵（时，使存储矩阵（“或或或或”阵列）阵列）阵列）阵列）的所有存储单元的内容全为的所有存储单元的内容全为的所有存储单元的内容全为的所有存储单元的内容全为“1”“1”（或（或（或（或“0”“0”），用），用），用），用户可根据自己的需要自行确定存储单元的内容。户可根据自己的需要自行确定存储单元的内容。户可根据自己的需要自行确定存储单元的内容。户可根据自己的需要自行确定存储单元的内容。图图图图22.3.3 22.3.3 由二极管和熔断丝构成的存储单元由二极管和熔断丝构成的存储单元由二极管和熔断丝构成的存储单元由二极管和熔断丝构成的存储单元熔断丝熔断丝位线位线字线字线存储存储“1”存储存储“0”下一页下一页返回返回上一页上一页退出退出章目录章目录图图图图22.3.4 PROM22.3.4 PROM的阵列图的阵列图的阵列图的阵列图A211A11A0&11D2D111D011 或或 阵列阵列 与与 阵列阵列WOW1W2W3W4W5W6W7固定固定“与与”阵列阵列可编程可编程“或或”阵列阵列下一页下一页返回返回上一页上一页退出退出章目录章目录例例例例1:1:试用试用试用试用PROMPROM产生一组逻辑函数。产生一组逻辑函数。产生一组逻辑函数。产生一组逻辑函数。解：解：解：解：(1)(1)由于由于由于由于PROMPROM的地址译码器是固定的最小的地址译码器是固定的最小的地址译码器是固定的最小的地址译码器是固定的最小项项项项“与与与与”阵列，所以需将阵列，所以需将阵列，所以需将阵列，所以需将Y Y0 0 Y Y2 2各式化为各式化为各式化为各式化为最小项形式。最小项形式。最小项形式。最小项形式。下一页下一页返回返回上一页上一页退出退出章目录章目录(3)(3)由由由由Y Y0 0 Y Y2 2最小项画出最小项画出最小项画出最小项画出PROMPROM的编程阵列图的编程阵列图的编程阵列图的编程阵列图下一页下一页返回返回上一页上一页退出退出章目录章目录图图图图22.3.8 22.3.8 用用用用PROM PROM 产生一组逻辑函数产生一组逻辑函数产生一组逻辑函数产生一组逻辑函数固定固定“与与”阵列阵列A11B1C1DY0Y1Y2m2m3m6m7m10m12m13m14可编程可编程“或或”阵列阵列下一页下一页返回返回上一页上一页退出退出章目录章目录22.3.3 22.3.3 可编程逻辑阵列（可编程逻辑阵列（可编程逻辑阵列（可编程逻辑阵列（PLAPLA）PLA PLA与与与与PROMPROM的结构相似，其区别在于的结构相似，其区别在于的结构相似，其区别在于的结构相似，其区别在于PLAPLA译码器部分也可由用户自己编程。译码器部分也可由用户自己编程。译码器部分也可由用户自己编程。译码器部分也可由用户自己编程。1A21A11A0&1D2D11D01图图图图22.3.9 PLA22.3.9 PLA阵列图阵列图阵列图阵列图可编程可编程“或或”阵列阵列可编程可编程“与与”阵列阵列下一页下一页返回返回上一页上一页退出退出章目录章目录例例例例2 2:试用试用试用试用PLAPLA产生例产生例产生例产生例2 2的一组逻辑函数。的一组逻辑函数。的一组逻辑函数。的一组逻辑函数。解：解：解：解：(1)(1)由于由于由于由于PLA PLA 的的的的“与与与与”阵列和阵列和阵列和阵列和“或或或或”阵列阵列阵列阵列均可编程。因此，需将均可编程。因此，需将均可编程。因此，需将均可编程。因此，需将Y Y0 0 Y Y2 2的的的的“与或与或与或与或”逻辑函数式化简，然后分别对其逻辑函数式化简，然后分别对其逻辑函数式化简，然后分别对其逻辑函数式化简，然后分别对其“与与与与”阵阵阵阵列和列和列和列和“或或或或”阵列进行编程。阵列进行编程。阵列进行编程。阵列进行编程。下一页下一页返回返回上一页上一页退出退出章目录章目录图图图图22.3.10 22.3.10 用用用用PLAPLA产生一组逻辑函数产生一组逻辑函数产生一组逻辑函数产生一组逻辑函数1A1B1C1DY0Y1Y2可编程可编程“与与”阵列阵列与与PROM阵阵列的编程相列的编程相比比PLA的编的编程简捷得多程简捷得多可编程可编程“与与”阵列阵列下一页下一页返回返回上一页上一页退出退出章目录章目录22.3.4 22.3.4 可编程阵列逻辑（可编程阵列逻辑（可编程阵列逻辑（可编程阵列逻辑（PALPAL）可编程阵列逻辑（可编程阵列逻辑（可编程阵列逻辑（可编程阵列逻辑（PALPAL）的基本结构与的基本结构与的基本结构与的基本结构与PLAPLA相似，也是由与阵列和或阵列组成相似，也是由与阵列和或阵列组成相似，也是由与阵列和或阵列组成相似，也是由与阵列和或阵列组成。但有。但有。但有。但有2 2点不同：点不同：点不同：点不同：1 1、PALPAL的或阵列是固定的，不用编程；的或阵列是固定的，不用编程；的或阵列是固定的，不用编程；的或阵列是固定的，不用编程；2 2、PALPAL的两个基本逻辑阵列之外，它的输出端还备有不的两个基本逻辑阵列之外，它的输出端还备有不的两个基本逻辑阵列之外，它的输出端还备有不的两个基本逻辑阵列之外，它的输出端还备有不同的输出电路和反馈电路，供电路设计者选用。同的输出电路和反馈电路，供电路设计者选用。同的输出电路和反馈电路，供电路设计者选用。同的输出电路和反馈电路，供电路设计者选用。下一页下一页返回返回上一页上一页退出退出章目录章目录22.3.5 22.3.5 通用阵列逻辑（通用阵列逻辑（通用阵列逻辑（通用阵列逻辑（GALGAL）通用阵列逻辑（通用阵列逻辑（通用阵列逻辑（通用阵列逻辑（GALGAL）是一种可多次编程、是一种可多次编程、是一种可多次编程、是一种可多次编程、可电擦除可电擦除可电擦除可电擦除的通用逻辑器件，它具有功能很强的可的通用逻辑器件，它具有功能很强的可的通用逻辑器件，它具有功能很强的可的通用逻辑器件，它具有功能很强的可编程的输出级，能灵活地改变工作模式。编程的输出级，能灵活地改变工作模式。编程的输出级，能灵活地改变工作模式。编程的输出级，能灵活地改变工作模式。GALGAL既能用作组合逻辑器件，也能时序逻辑器件；既能用作组合逻辑器件，也能时序逻辑器件；既能用作组合