2014研究生入学考试计算机组成原理章节训练与答案与疑难解析与大纲.pdf

研究生入学考试计算机组成原理课程全国统考大纲 考查目标 1.理解单处理器计算机系统中各部件的部工作原理、组成结构以及相互连接方式，具有完整的计算机系统的整机概念。2.理解计算机系统层次化结构概念，熟悉硬件与软件之间的界面，掌握指令集体系结构的基本知识和基本实现方法。3.能够运用计算机组成的基本原理和基本方法，对有关计算机硬件系统中的理论和实际问题进行计算、分析，并能对一些基本部件进行简单设计。考查容 一、计算机系统概述 （一）计算机发展历程 （二）计算机系统层次结构 1.计算机硬件的基本组成 2.计算机软件的分类 3.计算机的工作过程 （三）计算机性能指标 吞吐量、响应时间；CPU 时钟周期、主频、CPI、CPU 执行时间；MIPS、MFLOPS.二、数据的表示和运算 （一）数制与编码 1.进位计数制及其相互转换 2.真值和机器数 3.BCD 码 4.字符与字符串 5.校验码 （二）定点数的表示和运算 1.定点数的表示 无符号数的表示；有符号数的表示。2.定点数的运算 定点数的移位运算；原码定点数的加/减运算；补码定点数的加/减运算；定点数的乘/除运算；溢出概念和判别方法。（三）浮点数的表示和运算 1.浮点数的表示 浮点数的表示围；IEEE754标准 2.浮点数的加/减运算 （四）算术逻辑单元 ALU 1.串行加法器和并行加法器 2.算术逻辑单元 ALU 的功能和结构 三、存储器层次结构 （一）存储器的分类 （二）存储器的层次化结构 （三）半导体随机存取存储器 1.SRAM 存储器的工作原理 2.DRAM 存储器的工作原理 （四）只读存储器 （五）主存储器与 CPU 的连接 （六）双口 RAM 和多模块存储器 （七）高速缓冲存储器（Cache）1.程序访问的局部性 2.Cache 的基本工作原理 3.Cache 和主存之间的映射方式 4.Cache 中主存块的替换算法 5.Cache 写策略 （八）虚拟存储器 1.虚拟存储器的基本概念 2.页式虚拟存储器 3.段式虚拟存储器 4.段页式虚拟存储器 5.TLB（快表）四、指令系统 （一）指令格式 1.指令的基本格式 2.定长操作码指令格式 3.扩展操作码指令格式 （二）指令的寻址方式 1.有效地址的概念 2.数据寻址和指令寻址 3.常见寻址方式 （三）CISC 和 RISC 的基本概念 五、中央处理器（CPU）（一）CPU 的功能和基本结构 （二）指令执行过程 （三）数据通路的功能和基本结构 （四）控制器的功能和工作原理 1.硬布线控制器 2.微程序控制器 微程序、微指令和微命令；微指令的编码方式；微地址的形式方式。（五）指令流水线 1.指令流水线的基本概念 2.超标量和动态流水线的基本概念 六、总线 （一）总线概述 1.总线的基本概念 2.总线的分类 3.总线的组成及性能指标 （二）总线仲裁 1.集中仲裁方式 2.分布仲裁方式 （三）总线操作和定时 1.同步定时方式 2.异步定时方式 （四）总线标准 七、输入输出（I/O）系统 （一）I/O 系统基本概念 （二）外部设备 1.输入设备：键盘、鼠标 2.输出设备：显示器、打印机 3.外存储器：硬盘存储器、磁盘阵列、光盘存储器 （三）I/O 接口（I/O 控制器）1.I/O 接口的功能和基本结构 2.I/O 端口及其编址 （四）I/O 方式 1.程序查询方式 2.程序中断方式 中断的基本概念；中断响应过程；中断处理过程；多重中断和中断屏蔽的概念。3.DMA 方式 DMA 控制器的组成；DMA 传送过程。4.通道方式（一）课程的重点 计算机系统概论部分：重点掌握计算机系统的层次结构、计算机系统结构和计算机组成的概念、计算机的硬件组成、计算机的软件组成、计算机的工作过程、计算机性能。运算方法和运算器部分：数值数据的表示方法中重点掌握数的机器码表示及数的表示围、定点数据与浮点数据的格式；定点运算中重点掌握补码加法减法运算、直接补码阵列乘法运算、原码阵列除法运算；浮点运算中重点掌握浮点加法减法运算。存储系统部分：存储器概述中重点掌握存储器的分类、主存储器的主要技术指标；半导体存储器中重点掌握 SRAM 的组成、地址选择线和存储单元的概念、DRAM 的刷新方式、ROM 的分类及特点、主存储器容量的扩展；高速存储器中重点掌握多模块交叉存储器的性能分析、相联存储器的工作原理；Cache 存储器中重点掌握 Cache 存储器的性能参数、Cache 存储器的地址映像与变换、Cache 的替换算法及应用、Cache 的取算法、Cache 的写策略；虚拟存储器中重点掌握虚拟存储器的地址映像与变换、虚拟存储器的替换算法及应用。指令系统部分：指令系统的发展与性能要求中重点掌握指令、程序、指令系统、系列机、CISC、RISC 的概念，对指令系统性能的要求，以及计算机语言的分类；指令格式中重点掌握操作码和地址码的设计方法、指令字长与机器字长的关系；指令和数据的寻址方式中重点掌握指令的寻址方式、操作数的寻址方式、指令格式的分析与设计。中央处理器部分：CPU 的功能和组成中重点掌握 CPU 的四大基本功能、CPU 的基本组成、CPU 中的主要寄存器及功能、操作控制器的分类、时序产生器的作用和体制；指令周期中重点掌握各类指令针对某一具体 CPU 结构的指令周期流程图；微程序控制器中重点掌握微指令和微程序的概念、微指令格式、微程序控制器的组成和工作原理、微程序设计；微程序设计技术中重点掌握微命令的编码方法和微地址的形成方法；流水线技术中重点掌握并行性的两重含义、实现并行处理技术的三种途径、流水线的工作原理及分类、流水线中的三类相关问题及解决方法、流水线的性能分析。总线结构部分：重点掌握总线的四个特性、单机系统的三种总线结构、总线的仲裁和通信。输入/输出系统部分：重点掌握 I/O 接口的功能、输入/输出设备的编址、I/O 设备的数据传送控制方式、程序的中断方式及性能分析、DMA 方式及性能分析、通道的种类。（二）课程的难点 计算机系统概论部分：计算机性能。运算方法和运算器部分：浮点数据的表示围、补码加法减法运算器、直接补码阵列乘法器、原码阵列除法器。存储系统部分：主存储器容量的扩展、Cache 存储器的地址映像与变换、Cache 的替换算法及应用、虚拟存储器的地址映像与变换。指令系统部分：操作码和地址码的设计方法、指令格式的分析与设计。中央处理器部分：各类指令针对某一具体 CPU 结构的指令周期流程图、微程序设计、流水线的性能分析。总线结构部分：总线的仲裁。输入/输出系统部分：中断方式及性能分析、DMA 方式及性能分析。习题1 1.诺依曼型计算机的基本思想是什么？2.简述诺依曼型计算机的基本特点。3.按照存储程序原理，诺依曼型计算机必须具备哪些功能？4.计算机的发展经历了哪几代？5.未来计算机的发展趋势是什么？6.计算机系统可分为哪几个层次？说明各层次的特点及其相互联系。7.分别解释虚拟机器和实际机器的含义。8.简述计算机系统结构和计算机组成的含义，以及两者研究容上的区别。9.什么是计算机系统的硬件和软件？10.计算机的硬件由哪些部件组成，它们各起什么作用？11.什么叫计算机的软件系统？计算机软件按功能的不同可分为哪几类？它们各起什么作用？12.为什么说计算机系统的硬件和软件在逻辑功能上是等效的？13.假设在一台40MHz 处理机上运行200000条指令的目标代码，程序主要由四种类型的指令所组成。根据程序跟踪实验结果，已知指令混合比和每类指令的 CPI 值如表1.4所示。表1.4 各类指令的指令混合比及每类指令的 CPI 值 (1)试计算用上述跟踪数据在单处理机上执行该程序时的平均 CPI；(2)根据(1)所得到的 CPI，计算相应的 MIPS 速率及程序的执行时间。14.某工作站采用时钟频率为15MHz、处理速率为10MIPS 的处理机来执行一个已知混合程序。假定每次存储器存取为1周期延迟，试问：(1)此计算机的有效 CPI 是多少？(2)假定将处理机的时钟频率提高到30MHz，但存储器子系统速率不变。这样，每次存储器存取需要两个时钟周期。如果30%的指令每条只需要一次存储存取，而另外5%的指令每条需要两次存储存取，还假定已知混合程序的指令数不变，并与原工作站兼容，试求改进后的处理机性能。15.电子计算机按信息的形式及处理方式的不同，可分为哪几类？16.电子数字计算机按用途的不同，可分为哪几类？17.计算机按规模的不同，可分为哪几类？18.计算机按使用方式的不同，可分为哪几类？19.计算机按结构的不同，可分为哪几类？20.简述计算机的主要应用领域。习题1 1.诺依曼型计算机的基本思想是存储程序。该思想可以概括如下：计算机要自动完成解题任务，必须将事先设计好的、用以描述计算机解题过程的程序如同数据一样采用二进制形式存储在机器中，计算机在工作时自动高速地从机器中逐条取出指令加以执行。2.诺依曼型计算机的基本特点如下：(1)计算机由运算器、控制器、存储器、输入设备和输出设备五大部件组成。(2)采用存储程序的方式，程序和数据存放在同一存储器中，并且没有对两者加以区分，指令和数据一样可以送到运算器进行运算，即由指令组成的程序是可以修改的。(3)指令和数据均以二进制编码表示，采用二进制运算。(4)指令由操作码和地址码组成，操作码用来表示操作的类型，地址码用来表示操作数和操作结果的地址。操作数类型由操作码决定，操作数本身不能判定其数据类型。(5)指令在存储器中按其执行顺序存放，由指令计数器（又称程序计数器）指明要执行的指令所在的存储单元的地址。一般情况下，每执行完一条指令，指令计数器顺序递增。指令的执行顺序可按运算结果或外界条件而改变，但是解题的步骤仍然是顺序的。(6)机器以运算器为中心，输入/输出设备与存储器之间的数据传送都通过运算器。3.按照存储程序原理，诺依曼型计算机必须具备五大功能：(1)输入输出功能。计算机必须有能力把原始数据和解题步骤输入到机器中，同时也可以把计算结果和计算过程中的情况输出给使用者。(2)记忆功能。计算机能够存储记忆原始数据和解题步骤，以及解题过程中产生的一些中间结果。(3)计算功能。计算机应能进行一些基本的计算，并能利用这些基本计算组合成使用者所需的一切计算。(4)判断功能。计算机在完成一步操作后，应具备能从预先无法确定的几种方案中选择一种操作方案的能力，以保证解题过程的正确性。(5)自我控制功能。计算机应能保证程序执行的正确性和各部件之间的协调性。4.计算机的发展共经历了五代。第一代为电子管计算机时代（1946年1957年）。第二代为晶体管计算机时代（1958年1964年）。第三代为集成电路计算机时代（1965年1971年）。第四代为大规模和超大规模集成电路计算机时代（1972年1990年）。第五代为巨大规模集成电路计算机时代（1991年至今）。5.未来的计算机将以巨大规模集成电路为基础，向巨型化、微型化、网络化、智能化和多媒体化的方向发展。6.计算机系统可分为微程序级、传统机器级、操作系统级、汇编语言级、高级语言级、应用语言级等六个层次。在微程序级，微指令由硬件直接执行；在传统机器级，用微程序解释机器指令；在操作系统级，一般用机器语言程序解释作业控制语句等；在汇编语言级，汇编语言程序经汇编程序翻译成机器语言程序；在高级语言级，高级语言程序经编译程序或解释程序翻译成汇编语言程序（或是某种中间语言程序，或是机器语言程序）；在应用语言级，应用语言程序经应用程序包翻译成高级语言程序。计算机各层次之间的相互联系表现为，每一级上都能进行程序设计，并且每一级的语言总是通过低一级的语言翻译（汇编、编译或解释）来实现的。7.以软件为主实现的机器，称之为虚拟机器。由硬件和固件实现的机器称为实际机器。这里的机器是指能存储和执行程序的算法和数据结构的集合体。8.计算机系统结构是指由程序设计者所看到的一个计算机系统的属性，即概念性结构和功能特性。计算机组成又称计算机设计，是指计算机系统结构的逻辑实现。计算机系统结构研究的主要容是计算机系统的多级层次结构中各级之间界面的定义及其上下的功能分配。通常所说的计算机系统结构，主要讨论传统机器级的系统结构，由机器语言设计者或编译程序设计者所看到的机器物理系统的抽象或定义。它是机器语言程序设计者或是编译程序生成系统为使其所设计或生成的程序能在机器上正确运行，所需看到和遵循的计算机属性。计算机组成研究的容主要包括机器部的数据流和控制流的组成以及逻辑设计等。它着眼于机器各事件的排序方式与控制机构、各部件的功能以及各部件间的联系。计算机组成的设计是按所希望达到的性能价格比，最佳、最合理的把各种设备和部件组成计算机，以实现所确定的计算机系统结构。9.硬件是指计算机中的电子线路和物理装置。软件是指计算机程序及运用数据处理系统所必需的手续、规则和文件的总称。10.计算机的硬件由运算器、控制器、存储器、输入设备和输出设备等五大部件组成。运算器的作用是进行算术运算和逻辑运算。控制器的作用是产生计算机的全部操作控制信号，对取指令、分析指令和执行指令的操作过程进行控制。存储器的作用是存储程序和存储数据。输入设备的作用是将原始数据和处理这些数据的程序送入计算机。输出设备的作用是将计算结果转化为用户或者设备所能识别或者接收的信息形式。11.一台计算机中全部程序的集合，统称为这台计算机的软件系统。计算机软件按功能的不同可分为系统软件和应用软件两大类。系统软件又称系统程序，它是计算机设计者为了充分发挥计算机的效能而向用户提供的一系列软件。这些软件主要用于实现计算机系统的管理、调度、监视和服务等功能。应用软件又称应用程序，它是用户利用计算机来解决某些应用问题而编制的各种程序。这些软件主要用于实现一些具体的应用，如科学计算、数据处理、过程控制、工程设计、企业管理、情报检索等。12.因为同一逻辑功能既可以用软件也可以用硬件或固件实现，从原理上讲，软件实现的功能完全可以用硬件或固件完成，同样，硬件实现的逻辑功能也可以由软件的模拟来完成，只是性能、价格以及实现的难易程度不同而已。一般而言，用硬件实现的功能可以具有较高的执行速度，成本也相对较高，由于硬件不易更改，灵活性也较差。但是硬件是基础，通常由硬件实现一些最基本的功能，软件则实现一些比较复杂的功能，作为硬件的扩充。13.(1)2.24CPI；(2)17.86MIPS；0.0112s 14.(1)1.5CPI；(2)15.8MIPS 15.电子计算机按信息的形式及处理方式的不同，可分为电子数字计算机、电子模拟计算机和数字模拟混合计算机。16.电子数字计算机按用途的不同，可分为专用计算机和通用计算机。17.计算机按规模的不同，可分为嵌入式计算机、微型计算机、工作站、小型计算机、大型计算机和超级计算机六类。18.计算机按使用方式的不同，可分为嵌入式计算机、桌面计算机和服务器。19.计算机按结构的不同，可分为诺依曼结构（又称普林斯顿结构）的计算机和非诺依曼结构（又称哈佛结构）的计算机。20.计算机的主要应用领域包括科学计算、数据处理、计算机控制、计算机辅助设计与制造、人工智能、嵌入式应用、网络应用和多媒体技术等。习题2 1.写出下列各数的原码、反码、补码、移码（用8位二进制表示），其中 MSB 是最高位（符号位），LSB 是最低位。如果是小数，则小数点在 MSB 之后；如果是整数，则小数点在 LSB 之后。(1)-59/64 (2)27/128 (3)-127/128 (4)用小数表示-1 (5)用整数表示-1 (6)-127 (7)35 (8)-128 2.设x补=x0.x1x2x3x4，其中 xi取0或1，若要使 x0.5，则 x0、x1、x2、x3、x4的取值应满足什么条件？3.若32位定点小数的最高位为符号位，用补码表示，则所能表示的最大正数为 ，最小正数为 ，最大负数为 ，最小负数为 ；若32位定点整数的最高位为符号位，用原码表示，则所能表示的最大正数为 ，最小正数为 ，最大负数为 ，最小负数为 。4.若机器字长为32位，在浮点数据表示时阶符占1位，阶码值占7位，数符占1位，尾数值占23位，阶码用移码表示，尾数用原码表示，则该浮点数格式所能表示的最大正数为 ，最小正数为 ，最大负数为 ，最小负数为 。5.某机浮点数字长为18位，格式如图2.35所示，已知阶码（含阶符）用补码表示，尾数（含数符）用原码表示。(1)将(-1027)10表示成规格化浮点数；(2)浮点数(0EF43)16是否是规格化浮点数？它所表示的真值是多少？图2.35 浮点数的表示格式 6.有一个字长为32位的浮点数，格式如图2.36所示，已知数符占1位；阶码占8位，用移码表示；尾数值占23位，尾数用补码表示。图2.36 浮点数的表示格式 请写出：(1)所能表示的最大正数；(2)所能表示的最小负数；(3)规格化数所能表示的数的围。7.若浮点数 x 的 IEEE754标准的32位存储格式为(8FEFC000)16，求其浮点数的十进制数值。8.将数(-7.28125)10转换成 IEEE754标准的32位浮点数的二进制存储格式。9.已知 x=-0.x1x2xn，求证：x补=+0.0001。10.已知x补=1.x1x2x3x4x5x6，求证：x原=+0.000001。11.已知 x 和 y，用变形补码计算 x+y，同时指出运算结果是否发生溢出。(1)x=0.11011 y=-0.10101 (2)x=-10110 y=-00011 12.已知 x 和 y，用变形补码计算 x-y，同时指出运算结果是否发生溢出。(1)x=0.10111 y=0.11011 (2)x=11011 y=-10011 13.已知x补=1.1011000，y补=1.0100110，用变形补码计算2x补+1/2y补=？，同时指出结果是否发生溢出。14.已知 x 和 y，用原码运算规则计算 x+y，同时指出运算结果是否发生溢出。(1)x=0.1011，y=-0.1110 (2)x=-1101，y=-1010 15.已知 x 和 y，用原码运算规则计算 x-y，同时指出运算结果是否发生溢出。(1)x=0.1101，y=0.0001 (2)x=0011，y=1110 16.已知 x 和 y，用移码运算方法计算 x+y，同时指出运算结果是否发生溢出。(1)x=-1001，y=1101 (2)x=1101，y=1011 17.已知 x 和 y，用移码运算方法计算 x-y，同时指出运算结果是否发生溢出。(1)x=1011，y=-0010 (2)x=-1101，y=-1010 18.余3码编码的十进制加法规则如下：两个一位十进制数的余3码相加，如结果无进位，则从和数中减去3（加上1101）；如结果有进位，则和数中加上3（加上0011），即得和数的余3码。试设计余3码编码的十进制加法器单元电路。19.已知 x 和 y，分别用原码一位乘法和补码一位乘法计算 xy。(1)x=0.10111 y=-0.10011 (2)x=-11011 y=-11111 20.已知 x 和 y，分别用带求补器的原码阵列乘法器、带求补器的补码阵列乘法器和直接补码阵列乘法器计算 xy。(1)x=0.10111 y=-0.10011 (2)x=-11011 y=-11111 21.已知 x 和 y，分别用原码加减交替法和补码加减交替法计算 xy。(1)x=0.10011 y=-0.11011 (2)x=-1000100101 y=-11101 22.已知 x 和 y，用原码阵列除法器计算 xy。(1)x=0.10011 y=-0.11011 (2)x=-1000100000 y=-11101 23.设机器字长为8位（含一位符号位），若 x=46，y=-46，分别写出 x、y 的原码、补码和反码表示的机器数在左移一位、左移两位、右移一位和右移两位后的机器数及对应的真值。24.某加法器进位链小组信号为 C4C3C2C1，最低位来的进位信号为 C0，请分别按下述两种方法写出 C4C3C2C1的逻辑表达式：(1)串行进位方式；(2)并行进位方式。25.用74181和74182设计如下三种方案的64位 ALU。(1)组间串行进位方式；(2)两级组间并行进位方式；(3)三级组间并行进位方式。26.设浮点数的表示格式中阶码占3位，尾数占6位（都不包括符号位）。阶码和尾数均采用含双符号位的补码表示，运算结果的尾数取单字长（含符号位共7位），舍入规则用“0舍1入”法，用浮点运算方法计算 x+y、x-y。(1)x=2-011(0.100101)y=2-010(-0.011110)(2)x=2-101(-0.010110)y=2-100(0.010110)27.设浮点数的表示格式中阶码占3位，尾数占6位（都不包括符号位），阶码采用双符号位的补码表示，尾数用单符号位的补码表示。要求用直接补码阵列乘法完成尾数乘法运算，运算结果的尾数取单字长（含符号位共7位），舍入规则用“0舍1入”法，用浮点运算方法计算 xy。(1)x=2011(0.110100)y=2-100(-0.100100)(2)x=2-011(-0.100111)y=2101(-0.101011)28.设浮点数的表示格式中阶码占3位，尾数占6位（都不包括符号位），阶码采用双符号位的补码表示，尾数用单符号位的原码表示。要求用原码阵列除法完成尾数除法运算，运算结果的尾数取单字长（含符号位共7位），舍入规则用“0舍1入”法，用浮点运算方法计算 xy。(1)x=2-010(0.011010)y=2-111(-0.111001)(2)x=2011(-0.101110)y=2101(-0.111011)29.定点补码加减法运算中，产生溢出的条件是什么？溢出判断的方法有哪几种？如果是浮点加减运算，产生溢出的条件又是什么？30.设有4个数：00001111、11110000、00000000、11111111，请问答：(1)其码距为多少？最多能纠正或发现多少位错？如果出现数据00011111，应纠正成什么数？当已经知道出错位时如何纠正？(2)如果再加上2个数00110000，11001111（共6个数），其码距是多少？能纠正或发现多少位错？31.如果采用偶校验，下述两个数据的校验位的值是什么？(1)0101010 (2)0011011 32.设有16个信息位，如果采用海明校验，至少需要设置多少个校验位？应放在哪些位置上？33.写出下列4位信息码的 CRC 编码，生成多项式为 G(x)=x3+x2+1。(1)1000 (2)1111 (3)0001 (4)0000 34.当从磁盘中读取数据时，已知生成多项式 G(x)=x3+x2+1，数据的 CRC 码为1110110，试通过计算判断读出的数据是否正确？35.有一个7位代码的全部码字为：a：0000000 b：0001011 c：0010110 d：0011101 e：0100111 f：0101100 g：0110001 h：0111010 i：1000101 j：1001110 k：1010011 l：1011000 m：1100010 n：1101001 o：1110100 p：1111111 (1)求这个代码的码距；(2)这个代码是不是 CRC 码。习题2 1.数的各种机器码表示见附表2.1。附表2.1 数的各种机器码表示 2.应满足的条件是：x0=0；当 x0=1时，x1=1且 x2、x3、x4不全为0。3.1-2-31；2-31；-2-31；-1；231-1；1；-1；-(231-1)4.(1-2-23)2127；2-151；-2-151；-(1-2-23)2127 5.(1)(25C03)16 (2)是规格化浮点数；它所表示的真值是1859218 6.(1)(1-2-23)2127 (2)-2127 (3)规格化数所能表示的正数的围：2-129(1-2-23)2127；所能表示的负数的围：-2127-(2-1+2-23)2-128 7.(-9592-105)10 8.(C0E90000)16 9.证明：因为 x0，按照定义，有 x补=2+x =2-0.x1x2xn =1+(1-0.x1x2xn)=1+(0.1111-0.x1x2xn+0.0001)=1+0.0001 =+0.0001 10.证明：因为x补=1.x1x2x3x4x5x6，即 x0，按照定义，有 x补=2+x=1.x1x2x3x4x5x6 x=1.x1x2x3x4x5x6-2 =-1+0.x1x2x3x4x5x6 =-(1-0.x1x2x3x4x5x6)=-(+0.000001)因为 x0，按照定义，有 x原=1-x =1+(+0.000001)=+0.000001 11.(1)x+y补=00.00110，x+y=0.00110，运算结果未发生溢出 (2)x+y补=1100111，x+y=-11001，运算结果未发生溢出 12.(1)x-y补=11.11100，x-y=-0.00100，运算结果未发生溢出 (2)x-y补=0101110，运算结果发生正溢 13.2x补+1/2y补=11.0000011，运算结果未发生溢出 14.(1)x+y原=1.0011，x+y=-0.0011，运算结果未发生溢出 (2)因为完成|x|+|y|操作且操作结果的符号位为1，被加数为负数，所以运算结果发生负溢。15.(1)x-y原=0.1100，x-y=0.1100，运算结果未发生溢出 (2)x-y原=11011，x-y=-1011，运算结果未发生溢出 16.(1)x+y移=010100，x+y=0100，运算结果未发生溢出 (2)x+y移=101000，运算结果发生正溢 17.(1)x-y移=011101，x-y=1101，运算结果未发生溢出 (2)x-y移=001101，x-y=-0011，运算结果未发生溢出 18.余3码编码的十进制加法器单元电路如附图2.1所示。附图2.1 余3码编码的十进制加法器单元电路 19.(1)xy原=1.0110110101，xy=-0.0110110101 xy补=1.1001001011，xy=-0.0110110101 (2)xy原=，xy=+1101000101 xy补=，xy=+1101000101 20.(1)带求补器的原码阵列乘法器 xy原=1.0110110101，xy=-0.0110110101 带求补器的补码阵列乘法器 xy补=1.1001001011，xy=-0.0110110101 直接补码阵列乘法器 xy补=1.1001001011，xy=-0.0110110101 (2)带求补器的原码阵列乘法器 xy原=，xy=+1101000101 带求补器的补码阵列乘法器 xy补=，xy=+1101000101 直接补码阵列乘法器 xy补=，xy=+1101000101 21.(1)原码加减交替法 xy原=1.10110，余数原=0.0000001110 xy=-0.10110，余数=0.0000001110 补码加减交替法 xy补=1.01001，余数补=1.1111110011 xy=-0.10111，余数=-0.0000001101 (2)原码加减交替法 xy原=010010，余数原=111011 xy=+10010，余数=-11011 补码加减交替法 xy补=010011，余数补=000010 xy=+10011，余数=+00010 22.(1)xy原=1.10110，余数原=0.0000110011 xy=-0.10110，余数=0.0000110011 (2)xy原=010010，余数原=111001 xy=+10010，余数=-11001 23.(1)x=46=(101110)2 x 的三种机器码表示及移位结果如附表2.2所示。附表2.2 对 x=46算术移位后的结果 (2)y=-46=(-101110)2 y 的三种机器码表示及移位结果如附表2.3所示。附表2.3 对 y=-46算术移位后的结果 24.(1)串行进位方式 C1=G0+P0C0 C2=G1+P1C1 C3=G2+P2C2 C4=G3+P3C3 (2)并行进位方式 C1=G0+P0C0 C2=G1+G0P1+P0P1C0 C3=G2+G1P2+G0P1P2+P0P1P2C0 C4=G3+G2P3+G1P2P3+G0P1P2P3+P0P1P2P3C0 25.(1)组间串行进位方式的 ALU 如附图2.2所示。附图2.2 组间串行进位方式的 ALU (2)两级组间并行进位方式的 ALU 如附图2.3所示。附图2.3 两级组间并行进位方式的 ALU (3)三级组间并行进位方式的 ALU 如附图2.4所示。附图2.4 三级组间并行进位方式的 ALU 26.(1)x+y浮=11100，11.010010，x-y浮=11110，00.110001，和、差均无溢出 x+y=2-100(-0.101110)，x-y=2-010(0.110001)(2)x+y浮=11010，00.101100，x-y浮=11100，11.011111，和、差均无溢出 x+y=2-110(0.101100)，x-y=2-100(-0.100001)27.(1)xy浮=11110，1.000110，乘积无溢出 xy=2-010(-0.111010)(2)xy浮=00001，0.110100，乘积无溢出 xy=2001(0.110100)28.(1)xy浮=00100，1.111010，商无溢出 xy=2100(-0.111010)(2)xy浮=11110，0.110001，商无溢出 xy=2-010(0.110001)29.定点补码加减运算中，产生溢出的条件是：定点补码加减运算结果超出了定点数的表示围。溢出判断的方法有三种：采用单符号位法；采用进位判断法；采用双符号位法，这种方法又称为“变形补码”或“模4补码”。浮点加减运算中，产生溢出的条件是：浮点加减运算结果中阶码超出了它的表示围。30.(1)码距为4；最多能纠正1位错或发现2位错；出现数据00011111，应纠正成00001111；当已经知道出错位时，将该位数值取反即可纠正错误。(2)码距为2；能发现1位错，不能纠错。31.(1)1；(2)0 32.至少需要设置6个校验位；设16个信息位为 D16D1，6个校验位为 P6P1，22位的海明码为 H22H1，则校验位的位置安排如下：H22H21H20H19H18H17H16H15H14H13H12H11H10H9H8H7H6H5H4H3H2H1 P6D16D15D14D13D12P5D11D10D9D8D7D6D5P4D4D3D2P3D1P2P1 即6个校验位 P6P1对应的海明码位号分别为 H22、H16、H8、H4、H2、H1。33.(1)1000110 (2)1111111 (3)0001101 (4)0000000 34.读出的数据错误。35.(1)代码的码距为3；(2)这个代码是 CRC 码。习题3 1.Cache主存存储系统和主存辅存存储系统有何不同？2.SRAM 和 DRAM 的主要差别是什么？3.假设某存储器具有32位地址线和32位数据线，请问：（1）该存储器能存储多少个字节的信息？（2）如果存储器由1M8位 SRAM 芯片组成，需要多少片？4.某32位计算机系统采用半导体存储器，其地址码是32位，若使用4M8位的DRAM 芯片组成64MB 主存，并采用存条的形式，问：（1）若每个存条为4M32位，共需要多少存条？（2）每个存条共有多少片 DRAM 芯片？（3）主存需要多少 DRAM 芯片？5.一个512K16的存储器，由64K1的2164 DRAM 芯片构成（芯片是4个128128结构），问：（1）共需要多少个 DRAM 芯片？（2）若采用分散式刷新方式，单元刷新间隔不超过2ms，则刷新信号的周期是多少？（3）若采用集中式刷新方式，读写周期为0.1s，存储器刷新一遍最少用多少时间？6.某主存系统中，其地址空间0000H1FFFH 为 ROM 区域，ROM 芯片为8K8位，从地址6000H 开始，用8K4位的 SRAM 芯片组成一个16K8位的 RAM 区域，假设 RAM芯片有和信号控制端。CPU 地址总线为 A15A0，数据总线为 D7D0，读/写控制信号为 R/，访存允许信号为，要求：（1）写出地址译码方案；（2）画出主存与 CPU 的连接图。7.设主存储器容量为64M 字，字长为64位，模块数 m=8，分别用顺序方式和交叉方式进行组织。主存储器的存储周期 T=100ns，数据总线宽度为64位，总线传送周期=50ns。若按地址顺序连续读取16个字，问顺序存储器和交叉存储器的带宽各是多少？8.设某计算机访问一次主存储器的时间如下：传送地址需1个时钟周期，读/写需4个时钟周期，数据传送1个时钟周期，采用下述主存结构按地址顺序连续读取16个字的数据块，各需多少时钟周期？（1）单字宽主存，一次只能读/写1个字。（2）4模块交叉存储器，每个存储器模块为单字宽。9.CPU 执行一段程序时，Cache 完成存取的次数为2400次，主存完成存取的次数为100次，已知 Cache 的存储周期为50ns，主存的存储周期为250ns，求 Cache-主存系统的平均访问时间和效率。10.一台计算机的主存容量为1M 字，Cache 容量为8K 字，每块的大小为128个字，请设计在下列条件下的主存地址格式和 Cache 地址格式：（1）主存和 Cache 之间采用直接映像。（2）主存和 Cache 之间采用组相联映像，假设每组为4块。11.在以下有关虚拟存储器的描述中，哪些是不正确的？（1）所有的页表都存放在主存中。（2）页表大时，可将页表放在辅存中，而将当前用到的页表调到主存中。（3）页表中的快表（TLB）采用全相联查找。（4）页表中的快表存放在主存中。（5）采用快表的依据是程序访问的局部性。12.一个虚拟存储器有8个页面，页面大小为1024字，主存有4个页面，页表容如表3.5所示。那么，虚拟地址4098对应的主存地址是什么？13.某程序对页面要求访问的序列为 P3P4P2P6P4P3P7P4P3P6P3P4P8P4P6。（1）设主存容量为3个页面时，求 FIFO 和 LRU 替换算法的命中率（假设开始时主存为空）。（2）当主存容量为4个页面时，上述两种替换算法各自的命中率又是多少？习题3 1.略 2.DRAM 需要刷新，SRAM 则不需要。3.（1）16GB；（2）214片。4.（1）4条；（2）4片；（3）16片。5.（1）128片；（2）刷新信号的周期应小于或等于15.6s；（3）存储器刷新一遍最少要用12.8s。6.（1）地址译码方案如下：将地址的高3位 A15、A14、A13经3：8译码器74LS138译码后实现片选，具体连接如下：将作为8K8位 ROM 的；将、分别作为2组8K8位 RAM 的；将3：8译码器74LS138的一个使能端与 CPU 发出的访存允许信号相连，其它两个使能端、置均为无效信号。（2）主存与 CPU 的连接图如附图3.1所示。附图3.1 主存与 CPU 的连接图 7.（1）640Mb/s；（2）1205Mb/s。8.（1）96个时钟周期；（2）27个时钟周期。9.h=0.96；ta=58ns；e0.862。10.（1）主存地址格式为：Cache 地址格式为：（2）主存地址格式为：Cache 地址格式为：11.（1）和（4）。12.2050 13.（1）页面调度过程略。当采用 FIFO 替换算法时，命中率为20；当采用 LRU替换算法时，命中率为40。（2）页面调度过程略。当采用 FIFO 替换算法时，命中率为40；当采用 LRU替换算法时，命中率为60。习题4 1.假设某计算机具有双操作数、单操作数、无操作数三类指令形式，每个操作数地址规定用6位表示，问：(1)若操作码字段固定为8位，现已设计出 m 条双操作数指令，n 条无操作数指令，在此情况下，这台计算机最多可以设计出多少条单操作数指令？(2)若指令字长度固定为20位，当双操作数指令条数取最大值时，且在此基础上单操作数指令条数也取