(完整版)第三章存储系统习题参考答案.pdf

3 用 16K8 位的 DRAM 芯片组成 64K32 位存储器，要求：(1)画出该存储器的组成逻辑框图。(2)设存储器读/写周期为 0.5S,CPU 在 1S 内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？解：（1）组成 64K32 位存储器需存储芯片数为 N=（64K/16K）（32 位/8 位）=16（片）每 4 片组成 16K32 位的存储区，有 A13-A0作为片内地址，用 A15 A14经 2：4 译码器产生片选信号，逻辑框图如下所示：（2）依题意，采用异步刷新方式较合理，可满足 CPU 在 1S 内至少访问内存一次的要求。设 16K8 位存储芯片的阵列结构为 128 行128 列，按行刷新，刷新周期 T=2ms，则异步 刷新的间隔时间为：则两次刷新的最大时间间隔发生的示意图如下 可见，两次刷新的最大时间间隔为 15.5-0.5=15(S)对全部存储单元刷新一遍所需时间为 t R t R 0.5128=64 (S)7 某机器中，已知配有一个地址空间为 0000H-3FFFH 的 ROM 区域。现在再用一个 RAM 芯片(8K8)形成 40K16 位的 RAM 区域，起始地址为 6000H,假定 RAM 芯片有和信号控制端。CPU 的地址总线为 A15-A0，数据总线为 D15-D0，控制信号为 R/(读/写)，(访存)，要求：（1）画出地址译码方案。（2）将 ROM 与 RAM 同 CPU 连接。解：（1）依题意，主存地址空间分布如右图所示，可选用 2 片 27128(16K8 位)的 EPROM 作为 ROM 区；10 片的 8K8 位 RAM 片组成 40K16 位的 RAM 区。27128 需 14 位片内地址，而 RAM 需13 位 片内地址，故可用 A15-A13 三位高地址经译码产生片选信号,方案如下:（2）9 CPU 执行一段程序时,cache 完成存取的次数为 2420 次，主存完成存取的次数为 80 次，已知 cache 存储周期为 40ns，主存存储周期为 240ns，求 cache/主存系统的效率和平均访问时间。解：先求命中率 h h=nc/(nc+nm)2420(242080)0.968 则平均访问时间为 ta ta0.96840(1-0.968)24046.4(ns)r 240406 cache/主存系统的效率为 e e1/r(1r)0.96886.2