「基于单片机的等精度频率计设计」.pdf
摘 要 本文主要论述了利用 FPA(ild Progammable Gae Ary,现场可编程门阵列）进行测频计数,单片机实施控制实现频率计的设计过程。该频率计利用等精度的设计方法,克服了基于传统测频原理的频率计的测量精度随被测信号频率的下降而降低的缺点。等精度的测量方法不但具有较高的测量精度,而且在整个频率区域保持恒定的测试精度。设计中用一块PA 芯片（型号为Cycle的 EC5T144C8)完成各种时序逻辑控制、计数功能。在 Qatus平台上，用 VHDL 语言编程完成了PGA 的软件设计、编译、调试、仿真和下载。用 SCC52RC 单片机作为系统的主控部件,实现整个电路的测试信号控制,数据运算处理和控制数码管的显示输出。系统将单片机的控制灵活性及F芯片的现场可编程性相结合,不但大大缩短了开发研制周期，而且使本系统具有结构紧凑、体积小,可靠性高,测频范围宽、精度高等优点。文章详细论述了系统自上而下的设计方法及各部分硬件电路组成及单片机、FGA 的软件编程设计。使用杭州康芯X-7C5T 型 EDA 实验开发与电子设计学习板为主的实验环境下，配合单片机最小系统对软硬件进行仿真和验证，达到了较高的测量精度和测量速度。关键词：FPA，VHDL,频率计，单片机,STC9C52R 第一章 概 论 1.1 课题研究的目的和意义 测频一直以来都是电子和通讯系统工作的重要手段之一。高精度的测频仪有着广泛的市场前景。以往的测频仪都是在低频段利用测周期的方法、高频段用测频率的方法,其精度往往会随着被测频率的下降而下降。基于传统测频原理的频率计的测量精度将随被测信号频率的下降而降低,在实用中有较大的局限性,而等精度频率计不但具有较高的测量精度，而且在整个测频区域内保持恒定的测试精度。所以等精度频率计有研究的价值。1.2 测量原理 等精度测频法:其实现方法可用主控结构图和波形图2 来说明。ENBCLKCLRBZQ31.0BZHCLR1ENBCLKCLRBZQ31.0TFCLR1DQCLRMUX64-8数据输出通道选择SEL2.0SEL2.0清零信号CLR待测信号TCLK预置门控制信号CL100MHZ标准频率信号BCLK外部清零信号CLR1323283DATA8.0START 图 1-1 等精度频率计主控结构图 图 1 频率计测控时序 pr 计数允许周期 图 1中的“预置门信号”CL 由单片机发出,C的时间宽度对测频精度几乎没有影响，在此设其宽度为r。BZH 和 TF 模块是两个可控的 32 位高速计数器，N 为它们的技术允许信号端,高电平有效。标准频率信号从 BZH 的时钟输入端 BCLK 输入，设其频率为 Fs;经放大整形后的被测信号从与Z相似的32位计数器F的时钟输入端TCLK输入,设其真实频率值为xe，被测频率为 Fx。测频原理说明如下：测频开始前，首先发出一个清零信号 CL，使两个计数器和 D 触发器清零,同时通过信号 EN，禁止两个计数器计数。这是一个初始化操作。如果系统启动不能正常清零,可以由外部的按键强制清零。然后由单片机发出允许测频信号，即令预置门控信号 CL 为高电平（把图 11和图1-2结合起来看),这时D触发器要一直等到被测信号的上升沿通过时端才被置 1（即令 STT 为高电平），与此同时，将同时启动计数器 BH 和 TF,进入图 1-2 所示的“计数允许周期”。在此期间，BZ和 T分别对被测信号（频率为 Fx）和标准频率信号（s=100z)同时计数。当 Tp秒后，预置门信号被单片机置为低电平，但此时两个计数器仍没有停止计数,一直等到随后而至的被测信号的上升沿到来时,才通过 D 触发器将这两个计数器同时关闭。由图 1-2 可见,CL 的宽度和发生的时间都不会影响这样一个事实，计数使能信号(START)允许计数的周期总是恰好等于待测信号 TL的完整周期数，这正是确保 TC在任何频率条件下都能保持恒定精度的关键。而且，宽度的改变以及随机的出现时间造成的误差最多只有 BLK 信号的一个时钟周期，但是 BCLK 是倍频后的 10MH信号，则任何时刻的绝对测量误差只有亿分之一秒。被测频率值为 Fx,标准频率为 Fs，设在一次预置门时间 Tpr 中对被测信号计数值为 N，对标准信号的计数值为 Ns，则下式成立:N Fx Ns/Fs 由此式可推得：Fx=（FsNx)/Ns 最后通过控制L 选择信号和 64 位至 8 位的多路选择器 MUX64-8,将计数器BZ和TF中两个32位数据分次读入单片机并按式进行计算和结果显示。13 系统设计指标 设计并制作出一种数字频率计,其技术指标如下:(1)频率测量范围:0.1H12Hz；(2）输入电压幅度:00V;（）输入信号波形:任意周期方波信号；(）显示位数：位 LED 数码管显示;（)电源：20V、0Hz。
