集成电路原理川大ch5-2(精品).ppt

第五章内容第五章内容MOS集成电路的寄生效应CMOS电路中的锁定效应MOS集成电路的工艺设计MOS集成电路的版图设计规则集成电路的版图设计规则MOS集成电路的版图设计举例版图设计过程版图设计过程 布图设计的输入是电路的元件说明和网表，其输出是设布图设计的输入是电路的元件说明和网表，其输出是设计好的版图。通常情况下，整个布图设计可分为划分计好的版图。通常情况下，整个布图设计可分为划分(Partition)；布图规划布图规划(Floor-planning)；布局布局(Placement)；布线布线(Routing)和压缩和压缩(Compaction)。一、划分一、划分 由由于于一一个个芯芯片片包包含含上上千千万万个个晶晶体体管管，加加之之受受计计算算机机存存储储空空间间和和计计算算能能力力的的限限制制，通通常常我我们们把把整整个个电电路路划划分分成成若若干干个个模模块块，将将处处理理问问题题的的规规模模缩缩小小。划划分分时时要要考考虑虑的的因因素包括模块的大小、模块的数目和模块之间的连线数等。素包括模块的大小、模块的数目和模块之间的连线数等。二、布图规划和布局二、布图规划和布局 布图规划是根据模块包含的器件数估计其面积，再根据该布图规划是根据模块包含的器件数估计其面积，再根据该模块和其它模块的连接关系以及上一层模块或芯片的形状模块和其它模块的连接关系以及上一层模块或芯片的形状估计该模块的形状和相对位置。估计该模块的形状和相对位置。布局的任务是要确定模块在芯片上的精确位置，其目标是布局的任务是要确定模块在芯片上的精确位置，其目标是在保证布通的前提下使芯片面积尽可能小。在保证布通的前提下使芯片面积尽可能小。三、布线三、布线 布线阶段的首要目标是百分之百地完成模块间的互连，其布线阶段的首要目标是百分之百地完成模块间的互连，其次是在完成布线的前提下进一步优化布线结果，如提高电次是在完成布线的前提下进一步优化布线结果，如提高电性能、减小通孔数等。性能、减小通孔数等。四、压缩四、压缩 压压缩缩是是布布线线完完成成后后的的优优化化处处理理过过程程，它它试试图图进进一一步步减减小小芯芯片片的的面面积积。目目前前常常用用的的有有一一维维和和二二维维压压缩缩，较较为为成成熟熟的的是是一一维维压压缩缩技技术术。在在压压缩缩过过程程中中必必须须保保证证版版图图几何图形间不违反设计规则。几何图形间不违反设计规则。布布图图过过程程往往往往是是一一个个反反复复迭迭代代求求解解过过程程。必必须须注注意意布布图图中中各各个个步步骤骤算算法法间间目目标标函函数数的的一一致致性性，前前面面阶阶段段的的算法要尽可能考虑到对后续阶段的影响。算法要尽可能考虑到对后续阶段的影响。版图设计规则版图设计规则l设计规则是集成电路设计与制造的桥梁。如何向电设计规则是集成电路设计与制造的桥梁。如何向电路设计及版图设计工程师精确说明工艺线的加工能路设计及版图设计工程师精确说明工艺线的加工能力，就是设计规则描述的内容。力，就是设计规则描述的内容。l这这些些规规定定是是以以掩掩膜膜版版各各层层几几何何图图形形的的宽宽度度、间间距距及及重叠量等最小容许值的形式出现的。重叠量等最小容许值的形式出现的。l设设计计规规则则本本身身并并不不代代表表光光刻刻、化化学学腐腐蚀蚀、对对准准容容差差的极限尺寸，它所代表的是容差的要求。的极限尺寸，它所代表的是容差的要求。l三种尺寸限制：三种尺寸限制：各层图形的最小尺寸（最小宽度）各层图形的最小尺寸（最小宽度）同一层次图形之间的最小间距同一层次图形之间的最小间距不同层次图形之间的对准容差（套刻间距）不同层次图形之间的对准容差（套刻间距）设计规则的描述设计规则的描述自自由由格格式式：目目前前一一般般的的MOS IC研研制制和和生生产产中中，基基本本上上采采用用这这类类规规则则。其其中中每每个个被被规规定定的的尺尺寸寸之之间间没没有有必必然然的的比比例例关关系系。显显然然，在在这这种种方方法法所所规规定定的的规规则则中中，对对于于一一个个设设计计级级别别，就就要要有有一一整整套套数数字字，因因而而显显得得烦烦琐琐。但但由由于于各各尺尺寸寸可可相对独立地选择，所以可把尺寸定得合理。相对独立地选择，所以可把尺寸定得合理。规规整整格格式式：其其基基本本思思想想是是由由Mead提提出出的的。在在这这类类规规则则中中，把把绝绝大大多多数数尺尺寸寸规规定定为为某某一一特特征征尺尺寸寸“”的某个倍数。的某个倍数。1、宽度及间距、宽度及间距diff：两个扩散区之间的间距不仅取两个扩散区之间的间距不仅取决于工艺上几何图形的分辨率，还取决于工艺上几何图形的分辨率，还取决于所形成的器件的物理参数。如果决于所形成的器件的物理参数。如果两个扩散区靠得太近，在工作时可能两个扩散区靠得太近，在工作时可能会连通，产生不希望出现的电流。会连通，产生不希望出现的电流。Poly-si：取决于工艺上几何图形的取决于工艺上几何图形的分辨率。分辨率。Al：铝生长在最不平坦的二氧化铝生长在最不平坦的二氧化硅上，因此，铝的宽度和间距都硅上，因此，铝的宽度和间距都要大些，以免短路或断铝。要大些，以免短路或断铝。diff-poly：无关多晶硅与扩散区无关多晶硅与扩散区不能相互重叠，否则将产生寄生不能相互重叠，否则将产生寄生电容或寄生晶体管。电容或寄生晶体管。2、接触孔：、接触孔：孔的大小：孔的大小：22 diff、poly的包孔：的包孔：1 孔间距：孔间距：1 3、晶体管规则：、晶体管规则：多晶硅与扩散区最小间距：多晶硅与扩散区最小间距：栅出头：栅出头：2，否则会出现，否则会出现S、D短路的现象。短路的现象。扩散区出头：扩散区出头：2，以保证，以保证S或或D有一定的面积有一定的面积4、P阱规则：阱规则：A1=4：最小最小P阱宽度阱宽度A2=2/6：P阱间距，阱间距，当两个当两个P阱同电位时，阱同电位时，A2=2 当两个当两个P阱异电位时，阱异电位时，A2=6 A3=3：P阱边沿与内部薄氧化区（有源区）的间阱边沿与内部薄氧化区（有源区）的间距距A4=5：P阱边沿与外部薄氧化区（有源区）的间阱边沿与外部薄氧化区（有源区）的间距距A5=8：P管薄氧化区与管薄氧化区与N管薄氧化区的间距管薄氧化区的间距P阱阱CMOS工艺版图设计规则工艺版图设计规则图形图形设计规则及内容设计规则及内容规规 则则（m）原因原因阱阱区区阱的最小宽度阱的最小宽度9保证光刻精度和器件尺寸保证光刻精度和器件尺寸阱间的最小距离阱间的最小距离20防止不同电位阱间干扰防止不同电位阱间干扰有有源源区区最小宽度最小宽度6保证器件尺寸减小窄沟效应保证器件尺寸减小窄沟效应最小间距最小间距6减小寄生效应减小寄生效应阱内阱内n+有源区与阱最小间距有源区与阱最小间距9保证光刻精度和场区尺寸保证光刻精度和场区尺寸阱内阱内p+有源区与阱最小间距有源区与阱最小间距6保证形成良好的阱接触保证形成良好的阱接触阱外阱外n+有源区与阱最小间距有源区与阱最小间距6保证阱和衬底间保证阱和衬底间PN结的特性结的特性阱外阱外p+有源区与阱最小间距有源区与阱最小间距9抑制抑制latch-up多多晶晶硅硅最小线宽最小线宽3保证器件特性、和多晶硅电导保证器件特性、和多晶硅电导最小间距最小间距3防止多晶硅联条防止多晶硅联条硅栅在有源区外的最小露头硅栅在有源区外的最小露头4保证形成完整的保证形成完整的MOSFET硅栅与有源区最小内间距硅栅与有源区最小内间距4保证电流在硅栅内的均匀流动保证电流在硅栅内的均匀流动多晶硅与有源区最小外间距多晶硅与有源区最小外间距2保证沟道区尺寸，防短路保证沟道区尺寸，防短路注注入入对有源区最小覆盖对有源区最小覆盖3保证源漏区能完整地注入保证源漏区能完整地注入对外部有源区最小间距对外部有源区最小间距6防止防止p+区、区、n+区互相影响区互相影响注入区最小宽度注入区最小宽度6保证足够的接触区保证足够的接触区注入区最小间距注入区最小间距3防止互相影响防止互相影响引引线线孔孔引线孔最小面积引线孔最小面积3 3保证孔的形成和良好接触保证孔的形成和良好接触孔间最小间距孔间最小间距3保证良好接触保证良好接触孔距硅栅的最小间距孔距硅栅的最小间距3防止源漏与栅短路防止源漏与栅短路有有源源区区/多多晶晶硅硅对对孔孔的的最最小小覆盖覆盖2防止漏电和短路防止漏电和短路多多晶晶硅硅接接触触孔孔与与有有源源区区的的最最小间距小间距3防止漏电和短路防止漏电和短路金金属属金属引线的最小线宽金属引线的最小线宽3保保证证金金属属线线的的形形成成和和良良好好导电导电引引 线线 最最 小小 间间 距距（线线 宽宽10 m）（线宽线宽 10 m）36防止金属联条防止金属联条对引线孔的最小覆盖对引线孔的最小覆盖2保证接触和防止断路保证接触和防止断路压焊点面积压焊点面积1102可靠接触可靠接触压焊点间距压焊点间距90可靠接触可靠接触钝钝化化金属对钝化孔的最小覆盖金属对钝化孔的最小覆盖6可靠接触可靠接触版图数据交换格式版图数据交换格式通用格式：通用格式：GDSII、CIF、PG、EDIFGDSII：二进制流，占空间少，但可读性差二进制流，占空间少，但可读性差CIF：可可读读性性强强，用用文文本本命命令令表表示示掩掩膜膜分分层层和和图图形形，有有图图样样调调用用功功能能，可可进进行行层层次次性性描述。描述。PG格格式式：Pattern Generator Data Format格格式的图形式的图形,全部表示为基本图形全部表示为基本图形由由由由CMOSCMOS电路的版图画出其电路图，说明逻辑关系。（课堂练习）电路的版图画出其电路图，说明逻辑关系。（课堂练习）电路的版图画出其电路图，说明逻辑关系。（课堂练习）电路的版图画出其电路图，说明逻辑关系。（课堂练习）