第二微处理器.pptx

会计学1第二第二(d r)微处理器微处理器第一页，共53页。2第二章：第二章：8086/8088微处理器微处理器1.1.微处理器的结构微处理器的结构2.2.微处理器的内部寄存器微处理器的内部寄存器3.3.微处理器的引脚功能微处理器的引脚功能4.4.微处理器的存储器组织微处理器的存储器组织5.5.最大模式最大模式(msh)(msh)和最小模式和最小模式(msh)(msh)6.6.微处理器的时序微处理器的时序第1页/共52页第二页，共53页。38086/8088微处理器微处理器微处理器微处理器的结构的结构(jigu)n n8086/80888086/8088微处理器微处理器n n8086/80888086/8088微处理器是微处理器是IntelIntel公司推出的第三代公司推出的第三代CPUCPU芯片，芯片，它们的内部结构它们的内部结构(jigu)(jigu)基本相同，都采用基本相同，都采用1616位结构位结构(jigu)(jigu)进行操作及存储器寻址，但外部性能有所差异，进行操作及存储器寻址，但外部性能有所差异，两种处理器都封装在相同的两种处理器都封装在相同的4040脚双列直插组件中。脚双列直插组件中。第2页/共52页第三页，共53页。48086/8088微处理器微处理器微处理器微处理器的结构的结构(jigu)n n8086/80888086/8088微处理器的编程结构微处理器的编程结构(jigu)(jigu)n n编程结构编程结构(jigu)(jigu)：是指从程序员和使用者的角度看：是指从程序员和使用者的角度看到的结构到的结构(jigu)(jigu)，亦可称为功能结构，亦可称为功能结构(jigu)(jigu)。从功。从功能上来看，能上来看，8086CPU8086CPU可分为两部分，即总线接口部可分为两部分，即总线接口部件件BIUBIU（Bus Interface UnitBus Interface Unit）和执行部件）和执行部件EUEU（Execution UnitExecution Unit）。）。第3页/共52页第四页，共53页。58086/8088微处理器微处理器微处理器微处理器的结构的结构(jigu)n n8086/80888086/8088微处理器的组成微处理器的组成n n总线接口部件（总线接口部件（BIUBIU）n n组成：组成：段寄存器段寄存器(DS(DS、CSCS、ESES、SS)SS)；1616位指令指针寄存器位指令指针寄存器IP(IP(指向下一条要取指向下一条要取出的指令代码出的指令代码)；2020位地址加法器位地址加法器(用来产生用来产生2020位地址位地址)；6 6字节字节(8088(8088为为4 4字节字节)指令队列缓冲器；指令队列缓冲器；总线控制逻辑。总线控制逻辑。n n功能：负责从内存中取指令，送入指令队列，实功能：负责从内存中取指令，送入指令队列，实现现CPUCPU与存储器和与存储器和I/OI/O接口之间的数据传送。接口之间的数据传送。n n执行部件（执行部件（EUEU）n n组成：组成：ALU(ALU(算术逻辑单元算术逻辑单元)；通用寄存器通用寄存器(AX(AX、BXBX、CXCX、DX)DX)；专用寄存器专用寄存器(BP(BP、SPSP、SISI、DI)DI)；标志标志(biozh)(biozh)寄存器寄存器(PSW)(PSW)；EUEU控制系统。控制系统。n n功能：负责分析指令和执行指令。功能：负责分析指令和执行指令。第4页/共52页第五页，共53页。68086/8088微处理器微处理器微处理器微处理器的结构的结构(jigu)n nBIUBIU和和EUEU的动作协调原则的动作协调原则n nBIUBIU和和EUEU按以下按以下(y(y xi)xi)流水线技术原则协调工作，共流水线技术原则协调工作，共同完成所要求的任务：同完成所要求的任务：n n每当每当80868086的指令队列中有两个空字节，的指令队列中有两个空字节，BIUBIU就会自就会自动把指令取到指令队列中。其取指的顺序是按指令在动把指令取到指令队列中。其取指的顺序是按指令在程序中出现的前后顺序。程序中出现的前后顺序。n n每当每当EUEU准备执行一条指令时，它会从准备执行一条指令时，它会从BIUBIU部件的部件的指令队列前部取出指令的代码，然后用几个时钟周期指令队列前部取出指令的代码，然后用几个时钟周期去执行指令。在执行指令的过程中，如果必须访问存去执行指令。在执行指令的过程中，如果必须访问存储器或者储器或者I IOO端口，那么端口，那么EUEU就会请求就会请求BIUBIU，进入总线，进入总线周期，完成访问内存或者周期，完成访问内存或者I IOO端口的操作；如果此时端口的操作；如果此时BIUBIU正好处于空闲状态，会立即响应正好处于空闲状态，会立即响应EUEU的总线请求。的总线请求。如如BIUBIU正将某个指令字节取到指令队列中，则正将某个指令字节取到指令队列中，则BIUBIU将首将首先完成这个取指令的总线周期，然后再去响应先完成这个取指令的总线周期，然后再去响应EUEU发出发出的访问总线的请求。的访问总线的请求。n n当指令队列已满，且当指令队列已满，且EUEU又没有总线访问请求时，又没有总线访问请求时，BIUBIU便进入空闲状态。便进入空闲状态。n n在执行转移指令、调用指令和返回指令时，由于在执行转移指令、调用指令和返回指令时，由于待执行指令的顺序发生了变化，则指令队列中已经装待执行指令的顺序发生了变化，则指令队列中已经装入的字节被自动消除，入的字节被自动消除，BIUBIU会接着往指令队列装入转会接着往指令队列装入转向的另一程序段中的指令代码。向的另一程序段中的指令代码。第5页/共52页第六页，共53页。78086/8088微处理器微处理器微处理微处理器的结构器的结构(jigu)n nBIUBIU和和EUEU的动作协调原则的动作协调原则n n 将将8086/8088 CPU8086/8088 CPU分成二个独立的功能部件使二者能够并行工分成二个独立的功能部件使二者能够并行工作，把取指令工作和分析指令、执行指令工作重叠进行，从而提高作，把取指令工作和分析指令、执行指令工作重叠进行，从而提高(t go)CPU(t go)CPU的工作效力，加快指令的执行速度。指令队列可以被看的工作效力，加快指令的执行速度。指令队列可以被看成是一个特殊的成是一个特殊的RAMRAM，它的工作原理是，它的工作原理是 先进先出先进先出，写入的指令只，写入的指令只能存放在队列尾，读出的指令是队列头存放的指令。能存放在队列尾，读出的指令是队列头存放的指令。EUEU和和BIUBIU之间之间就是通过指令队列联系起来，多数情况下，就是通过指令队列联系起来，多数情况下，BIUBIU在不停地向队列写在不停地向队列写入指令，而入指令，而EUEU每执行完一条指令后，就向队列读取下一条指令。每执行完一条指令后，就向队列读取下一条指令。二者的动作既独立，又协调。二者的动作既独立，又协调。第6页/共52页第七页，共53页。8第二章：第二章：8086/8088微处理器微处理器1.1.微处理器的结构微处理器的结构(jigu)(jigu)2.2.微处理器的内部寄存器微处理器的内部寄存器3.3.微处理器的引脚功能微处理器的引脚功能4.4.微处理器的存储器组织微处理器的存储器组织5.5.最大模式和最小模式最大模式和最小模式6.6.微处理器的时序微处理器的时序第7页/共52页第八页，共53页。98086/8088微处理器微处理器微处理微处理器的内部器的内部(nib)寄存器寄存器 8086/8088 8086/8088内部的寄存器可以分为内部的寄存器可以分为(fn wi)(fn wi)通用寄存器和专用寄存器两大类，专用寄存器包通用寄存器和专用寄存器两大类，专用寄存器包括指针寄存器、变址寄存器等。括指针寄存器、变址寄存器等。一一.通用寄存器通用寄存器 8086/8088 8086/8088有有4 4个个1616位的通用寄存器（位的通用寄存器（AXAX、BXBX、CXCX、DXDX），可以存放），可以存放1616位的操作数，也位的操作数，也可分为可分为(fn wi)8(fn wi)8个个8 8位的寄存器（位的寄存器（ALAL、AHAH；BLBL、BHBH；CLCL、CHCH；DLDL、DHDH）来使用。其中）来使用。其中AXAX称为累加器，称为累加器，BXBX称为基址寄存器，称为基址寄存器，CXCX称为计数寄存器，称为计数寄存器，DXDX称为数据寄存器，这些寄存称为数据寄存器，这些寄存器在具体使用上有一定的差别。器在具体使用上有一定的差别。寄存器寄存器用用 途途AXAX字乘法，字除法，字字乘法，字除法，字I/OI/OALAL字节乘，字节除，字节字节乘，字节除，字节I/OI/O，十进制算术运算，十进制算术运算AHAH字节乘，字节除字节乘，字节除BXBX转移转移CXCX串操作，循环次数串操作，循环次数CLCL变量移位，循环控制变量移位，循环控制DXDX字节乘，字节除，间接字节乘，字节除，间接I/OI/O第8页/共52页第九页，共53页。108086/8088微处理器微处理器微处理微处理器的内部器的内部(nib)寄存器寄存器二二.指针寄存器指针寄存器 系统中有两个系统中有两个1616位的指针寄存器位的指针寄存器SPSP和和BPBP，其中，其中SPSP是堆栈指针是堆栈指针寄存器，由它和堆栈段寄存器寄存器，由它和堆栈段寄存器SSSS一起来确定堆栈在内存中的位置；一起来确定堆栈在内存中的位置；BPBP是基数指针寄存器，通常用于存放基地址。是基数指针寄存器，通常用于存放基地址。三三.变址寄存器变址寄存器 系统中有两个系统中有两个1616位的变址寄存器位的变址寄存器SISI和和DIDI，其中，其中SISI是源变址寄是源变址寄存器，存器，DIDI是目的变址寄存器，都用于指令是目的变址寄存器，都用于指令(zh(zh lng)lng)的变址寻址的变址寻址方式。方式。第9页/共52页第十页，共53页。118086/8088微处理器微处理器微处理微处理器的内部器的内部(nib)寄存器寄存器四四.控制寄存器控制寄存器 IP IP、标志寄存器是系统中的两个、标志寄存器是系统中的两个1616位控制寄存器，其中位控制寄存器，其中IPIP是指令指针是指令指针寄存器，用来控制寄存器，用来控制CPUCPU的指令执行顺序，它和代码段寄存器的指令执行顺序，它和代码段寄存器CSCS一起可以一起可以确定当前所要取的指令的内存地址。顺序执行程序时，确定当前所要取的指令的内存地址。顺序执行程序时，CPUCPU每取一个指每取一个指令字节，令字节，IPIP自动加自动加1 1，指向下一个要读取的字节；当，指向下一个要读取的字节；当IPIP单独改变时，会发单独改变时，会发生段内的程序转移；当生段内的程序转移；当CSCS和和IPIP同时改变时，会产生段间的程序转移。标同时改变时，会产生段间的程序转移。标志寄存器的内容被称为处理器状态字志寄存器的内容被称为处理器状态字PSWPSW，用来存放，用来存放8086 CPU8086 CPU在工作过在工作过程中的状态。程中的状态。五五.段寄存器段寄存器 系统中共系统中共(zhn(zhn nn)有有4 4个个1616位段寄存器，即代码段寄存器位段寄存器，即代码段寄存器CSCS、数、数据段寄存器据段寄存器DSDS、堆栈段寄存器、堆栈段寄存器SSSS和附加段寄存器和附加段寄存器ESES。这些段寄存器的内。这些段寄存器的内容与有效的地址偏移量一起，可确定内存的物理地址。通常容与有效的地址偏移量一起，可确定内存的物理地址。通常CSCS划定并控划定并控制程序区，制程序区，DSDS和和ESES控制数据区，控制数据区，SSSS控制堆栈区。控制堆栈区。第10页/共52页第十一页，共53页。128086/8088微处理器微处理器微处理微处理器的内部器的内部(nib)寄存器寄存器n n 标志寄存器标志寄存器n n 8086/8088 8086/8088内部标志寄存器的内容，又称为处理器状态字内部标志寄存器的内容，又称为处理器状态字(PSW,Processor Status Word)(PSW,Processor Status Word)，共有，共有9 9个标志位。可分成两类：一个标志位。可分成两类：一类为状态标志，一类为控制标志。其中状态标志表示前一步操作类为状态标志，一类为控制标志。其中状态标志表示前一步操作（如加、减等）执行以后，（如加、减等）执行以后，ALUALU所处的状态，后续操作可以根据所处的状态，后续操作可以根据这些状态标志进行判断这些状态标志进行判断(pndun)(pndun)，实现转移；控制标志则可以，实现转移；控制标志则可以通过指令人为设置，用以对某一种特定的功能起控制作用（如中通过指令人为设置，用以对某一种特定的功能起控制作用（如中断屏蔽等），反映了人们对微机系统工作方式的可控制性。断屏蔽等），反映了人们对微机系统工作方式的可控制性。n n状态标志位：状态标志位：n nCFCF进位标志位，做加法时最高位出现进位或做减法时最高位进位标志位，做加法时最高位出现进位或做减法时最高位出现借位，该位置出现借位，该位置1 1，反之为，反之为0 0。n nPFPF奇偶标志位，当运算结果的低奇偶标志位，当运算结果的低8 8位中位中l l的个数为偶数时，则的个数为偶数时，则该位置该位置1 1，反之为，反之为0 0。n nAFAF半进位标志位，做字节加法时，当低四位有向高四位的进半进位标志位，做字节加法时，当低四位有向高四位的进位，或在做减法时，低四位有向高四位的借位时，该标志位就置位，或在做减法时，低四位有向高四位的借位时，该标志位就置1 1。通常用于对。通常用于对BCDBCD算术运算结果的调整。（例：算术运算结果的调整。（例：1101 1000+1010 1101 1000+1010 1110=1 1000 01101110=1 1000 0110其中其中AFAF1 1，CFCF1 1）第11页/共52页第十二页，共53页。138086/8088微处理器微处理器微处理微处理器的内部器的内部(nib)寄存器寄存器n n 标志寄存器标志寄存器n n n n状态标志位：状态标志位：n nZFZF零标志位，运算结果为零标志位，运算结果为0 0时，该标志位置时，该标志位置1 1，否则清，否则清0 0。n nSFSF符号标志位，当运算结果的最高位为符号标志位，当运算结果的最高位为1 1，该标志位置，该标志位置1 1，否则清，否则清0 0。即与。即与运算结果的最高位相同。运算结果的最高位相同。n nOFOF溢出标志位，反映运算结果是否超出了溢出标志位，反映运算结果是否超出了8 8位或位或1616位带符号数所能表达的位带符号数所能表达的范围。范围。n n控制标志位：控制标志位：n nTFTF陷阱标志位陷阱标志位(单步标志位、跟踪标志单步标志位、跟踪标志)。当该位置。当该位置1 1时，将使时，将使8086/80888086/8088进进入单步工作方式，通常用于程序的调试。入单步工作方式，通常用于程序的调试。n nIFIF中断中断(zhngdun)(zhngdun)允许标志位，若该位置允许标志位，若该位置1 1，则处理器可以响应可屏蔽中，则处理器可以响应可屏蔽中断断(zhngdun)(zhngdun)，否则就不能响应可屏蔽中断，否则就不能响应可屏蔽中断(zhngdun)(zhngdun)。n nDFDF方向标志位，若该位置方向标志位，若该位置1 1，则串操作指令的地址修改为自动减量方向，则串操作指令的地址修改为自动减量方向，反之，为自动增量方向。反之，为自动增量方向。第12页/共52页第十三页，共53页。14第二章：第二章：8086/8088微处理器微处理器1.1.微处理器的结构微处理器的结构2.2.微处理器的内部寄存器微处理器的内部寄存器3.3.微处理器的引脚功能微处理器的引脚功能4.4.微处理器的存储器组织微处理器的存储器组织(z(z zh)zh)5.5.最大模式和最小模式最大模式和最小模式6.6.微处理器的时序微处理器的时序第13页/共52页第十四页，共53页。158086/8088微处理器微处理器微处理微处理器的引脚功能器的引脚功能(gngnng)n n8086/80888086/8088引脚结构图引脚结构图第14页/共52页第十五页，共53页。168086/8088微处理器微处理器微处理微处理器的引脚功能器的引脚功能(gngnng)n n8086/80888086/8088引脚结构引脚结构n nVCC(40)VCC(40)、GND(1GND(1、20)20)：电源、接地引脚，：电源、接地引脚，8088/8086CPU8088/8086CPU采用单一的采用单一的+5V+5V电源，但有两个接地引脚。电源，但有两个接地引脚。n nCLK/(ClockCLK/(Clock，19)19)：时钟信号输入引脚，时钟信号的方波信号，占空：时钟信号输入引脚，时钟信号的方波信号，占空比约为比约为33%33%，即，即1/31/3周期为高电平，周期为高电平，2/32/3周期为低电平，周期为低电平，8088/80888088/8088的时的时钟频率（又称为主频）为钟频率（又称为主频）为5MHz5MHz，即从该引脚输入的时钟信号的频率，即从该引脚输入的时钟信号的频率为为5MHz5MHz。n nRESET(ResetRESET(Reset，21)21)：复位信号输入引脚，高电平有效。：复位信号输入引脚，高电平有效。8088/8086CPU8088/8086CPU要求复位信号至少维持要求复位信号至少维持4 4个时钟周期才能起到复位的效果，复位信号个时钟周期才能起到复位的效果，复位信号输入之后，输入之后，CPUCPU结束当前操作，并对处理器的标志寄存器、结束当前操作，并对处理器的标志寄存器、IPIP、DSDS、SSSS、ESES寄存器及指令队列进行清零操作，而将寄存器及指令队列进行清零操作，而将CSCS设置为设置为0FFFFH0FFFFH。n nREADY(ReadyREADY(Ready，22)22)：“准备好准备好”状态信号输入引脚，高电平有效，状态信号输入引脚，高电平有效，“Ready”“Ready”输入引脚接收输入引脚接收(jishu)(jishu)来自于内存单元或来自于内存单元或I/OI/O端口向端口向CPUCPU发来发来的的“准备好准备好”状态信号，表明内存单元或状态信号，表明内存单元或I/OI/O端口已经准备好进行读写端口已经准备好进行读写操作。该信号是协调操作。该信号是协调CPUCPU与内存单元或与内存单元或I/OI/O端口之间进行信息传送的端口之间进行信息传送的联络信号。联络信号。n nTEST(TestTEST(Test，23)23)：测试信号输入引脚，低电平有效。：测试信号输入引脚，低电平有效。TESTTEST信号与信号与WAITWAIT指令结合起来使用，指令结合起来使用，CPUCPU执行执行WAITWAIT指令后，处于等待状态，当指令后，处于等待状态，当TESTTEST引脚输入低电平时，系统脱离等待状态，继续执行被暂停执行引脚输入低电平时，系统脱离等待状态，继续执行被暂停执行的指令。的指令。n nRD(ReadRD(Read，3232，三态，三态)：读控制输出信号引脚，低电平有效，用以指明：读控制输出信号引脚，低电平有效，用以指明要执行一个对内存单元或要执行一个对内存单元或I/OI/O端口的读操作，具体是读内存单元还是端口的读操作，具体是读内存单元还是I/OI/O端口，取决于控制信号。端口，取决于控制信号。第15页/共52页第十六页，共53页。178086/8088微处理器微处理器微处理微处理器的引脚功能器的引脚功能(gngnng)n nCPUCPU部分引脚的三态性部分引脚的三态性n n所谓三态是指总线输出可以有三个状态：高电平、低电平和所谓三态是指总线输出可以有三个状态：高电平、低电平和高阻状态。当处于高阻状态时，该总线在逻辑上与所有连接高阻状态。当处于高阻状态时，该总线在逻辑上与所有连接(linji)(linji)负载断开。负载断开。第16页/共52页第十七页，共53页。188086/8088微处理器微处理器微处理微处理器的引脚功能器的引脚功能(gngnng)n n8086/80888086/8088引脚结构引脚结构n nNMI(Non-Maskable InterruptNMI(Non-Maskable Interrupt，17)17)、INTR(Interrupt RequestINTR(Interrupt Request，18)18)：中断请求信号输入引脚，引入中断源向中断请求信号输入引脚，引入中断源向CPUCPU提出的中断请求信号，提出的中断请求信号，高电平有效，前者为非屏蔽中断请求，后者为可屏蔽中断请求信高电平有效，前者为非屏蔽中断请求，后者为可屏蔽中断请求信号。号。n nAD15AD0(Address Data Bus AD15AD0(Address Data Bus，216216，三态，三态)：地址：地址/数据复用信数据复用信号输入号输入/输出引脚，分时输出输出引脚，分时输出 低低1616位地址信号及进行数据信号的位地址信号及进行数据信号的输入输入/输出。输出。n nA19/S6A16/S3(Address Status BusA19/S6A16/S3(Address Status Bus，35383538，三态，三态)：地址：地址/状态状态复用信号输出引脚，分时输出地址的高复用信号输出引脚，分时输出地址的高4 4位及状态信息，其中位及状态信息，其中S6S6为为0 0用以指示用以指示8086/8088CPU8086/8088CPU当前与总线连通；当前与总线连通；S5 S5为为1 1表明表明8086/8088CPU8086/8088CPU可以响应可屏蔽中断；可以响应可屏蔽中断；S4 S4、S3S3共有四个组合状态，共有四个组合状态，用以指明当前使用的段寄存器，用以指明当前使用的段寄存器，00ES00ES，01SS01SS，10CS10CS，1111DSDS。n nBHE/S7(Bus High Enable/StatusBHE/S7(Bus High Enable/Status，3434，80868086中，三态中，三态)：高：高8 8位数位数据允许据允许(y(y nxnx)/)/状态复用信号输出引脚，输出。分时输出有效信状态复用信号输出引脚，输出。分时输出有效信号，表示高号，表示高8 8为数据线为数据线D15D8D15D8上的数据有效和上的数据有效和S7 S7 状态信号，但状态信号，但S7 S7 未定义任何实际意义。未定义任何实际意义。n n8086/80888086/8088总线分时复用含义和特点总线分时复用含义和特点n n 所谓总线分时复用就是同一总线在不同时间传输的是不所谓总线分时复用就是同一总线在不同时间传输的是不同的信号，这些信号的作用是不同的。同的信号，这些信号的作用是不同的。8086/80888086/8088采用总线分时采用总线分时复用方法在不影响复用方法在不影响CPUCPU功能的情况下，减少了功能的情况下，减少了CPUCPU的引脚数目，的引脚数目，使系统得到简化。使系统得到简化。跳转到存储器分段跳转到存储器分段(fn dun)知识知识第17页/共52页第十八页，共53页。198086/8088微处理器微处理器微处理微处理器的引脚功能器的引脚功能(gngnng)n n8086/80888086/8088引脚结构引脚结构(jigu)(jigu)n nSS0(34SS0(34，80888088中中)：在：在80888088系统中，该引脚用来与系统中，该引脚用来与DT/RDT/R、M/IOM/IO一起决定一起决定80888088芯片当前总线周期的读写操作。芯片当前总线周期的读写操作。第18页/共52页第十九页，共53页。208086/8088微处理器微处理器微处理微处理器的引脚功能器的引脚功能(gngnng)8086/80888086/8088 引脚结构引脚结构MN/MX(Minimum/Maximum Model ControlMN/MX(Minimum/Maximum Model Control，33)33)：最小：最小/最大模式设置信号输入引脚，该输入引脚电平的高、低决定了最大模式设置信号输入引脚，该输入引脚电平的高、低决定了CPUCPU工作在最小模式还是最大模式，当该引脚接工作在最小模式还是最大模式，当该引脚接+5V+5V时，时，CPUCPU工作于最小模式下，当该引脚接地时，工作于最小模式下，当该引脚接地时，CPUCPU工作于最大模式下。工作于最大模式下。最小模式下的最小模式下的2424到到3131引脚引脚INTA(Interrupt AcknowledgeINTA(Interrupt Acknowledge，2424，三态，三态)：中断响应信号输出引脚，低电平有效，该引脚是：中断响应信号输出引脚，低电平有效，该引脚是CPUCPU响应中断请求后，向中断源发出的认可信号，用以通知中断源，以便提供中断类型码，该信号为两个连续的负脉冲。响应中断请求后，向中断源发出的认可信号，用以通知中断源，以便提供中断类型码，该信号为两个连续的负脉冲。ALE(Address Lock EnableALE(Address Lock Enable，25)25)：地址：地址(dzh(dzh)锁存允许输出信号引脚，高电平有效，锁存允许输出信号引脚，高电平有效，CPUCPU通过该引脚向地址通过该引脚向地址(dzh(dzh)锁存器锁存器8282/82838282/8283 发出地址发出地址(dzh(dzh)锁存允许信号，把当前地址锁存允许信号，把当前地址(dzh(dzh)/)/数据复用总线上输出的是地址数据复用总线上输出的是地址(dzh(dzh)信息，锁存到地址信息，锁存到地址(dzh(dzh)锁存器锁存器8282/82838282/8283 中去。中去。ALEALE信号不能被浮空。信号不能被浮空。DEN(Data EnableDEN(Data Enable，2626，三态，三态)：数据允许输出信号引脚，低电平有效，为数据总线收发器：数据允许输出信号引脚，低电平有效，为数据总线收发器82868286提供一个控制信号，表示提供一个控制信号，表示CPUCPU当前准备发送或接收一项数据。当前准备发送或接收一项数据。跳转到最小模式跳转到最小模式(msh)和最大模和最大模式式(msh)第19页/共52页第二十页，共53页。218086/8088微处理器微处理器微处理微处理器的引脚功能器的引脚功能(gngnng)8086/80888086/8088 引脚结构引脚结构最小模式下的最小模式下的2424到到3131引脚引脚DT/R(Data Transmit/ReceiveDT/R(Data Transmit/Receive，2727，三态，三态)：数据收发控制信号输出引脚，：数据收发控制信号输出引脚，CPUCPU通过该引脚发出控制数据传送方向的控制信号，在使用通过该引脚发出控制数据传送方向的控制信号，在使用8286/82878286/8287 作为数据总线收发器时，信号用以控制数据传送的方向，当该信号为高电平时，表示数据由作为数据总线收发器时，信号用以控制数据传送的方向，当该信号为高电平时，表示数据由CPUCPU经总线收发器经总线收发器8286/82878286/8287 输出，否则，数据传送方向相反。输出，否则，数据传送方向相反。M/IO(Memory/Input&OutputM/IO(Memory/Input&Output，2828，三态，三态)：存储器或存储器或I/OI/O端口选择信号输出引脚，这是端口选择信号输出引脚，这是CPUCPU区分进行存储器访问还是区分进行存储器访问还是I/OI/O访问的输出控制信号。访问的输出控制信号。WR(WriteWR(Write，2929，三态，三态)：写控制信号输出引脚，低电平有效：写控制信号输出引脚，低电平有效(y(yuxio)uxio)，与，与M/IOM/IO配合实现对存储单元、配合实现对存储单元、I/OI/O端口所进行的写操作控制。端口所进行的写操作控制。HOLD(Hold RequestHOLD(Hold Request，31)31)：总线保持请求信号输入引脚，高电平有效：总线保持请求信号输入引脚，高电平有效(y(yuxio)uxio)。这是系统中的其它总线部件向。这是系统中的其它总线部件向CPUCPU发来的总线请求信号输入引脚。发来的总线请求信号输入引脚。HLDA(Hold AcknowledgeHLDA(Hold Acknowledge，30)30)：总线保持响应信号输出引脚，高电平有效：总线保持响应信号输出引脚，高电平有效(y(yuxio)uxio)，表示，表示CPUCPU认可其他总线部件提出的总线占用请求，准备让出总线控制权。认可其他总线部件提出的总线占用请求，准备让出总线控制权。第20页/共52页第二十一页，共53页。228086/8088微处理器微处理器微处理微处理器的引脚功能器的引脚功能(gngnng)8086/80888086/8088 引脚结构引脚结构最大模式下的最大模式下的2424到到3131引脚引脚QS1QS1、QS0(Instruction Queue StatusQS0(Instruction Queue Status，2424、25)25)：指令队列状态信号输出引脚，这两个信号的组合：指令队列状态信号输出引脚，这两个信号的组合(z(zh)h)给出了前一个给出了前一个T T状态中指令队列的状态，以便于外部状态中指令队列的状态，以便于外部8088/80868088/8086CPUCPU内部指令队列的动作跟踪。内部指令队列的动作跟踪。QSQS1 1QSQS0 0性性 能能0 00 0无操作无操作 0 01 1从指令队列的第一个字节取走代码从指令队列的第一个字节取走代码 1 10 0队列为空队列为空 1 11 1除第一个字节外，还取走了后续字节中的代码除第一个字节外，还取走了后续字节中的代码 第21页/共52页第二十二页，共53页。238086/8088微处理器微处理器微处理微处理器的引脚功能器的引脚功能(gngnng)8086/80888086/8088 引脚结构引脚结构最大模式下的最大模式下的2424到到3131引脚引脚S0S0、S1S1、S2(26S2(26、2727、2828，三态，三态)：总线周期状态信号输出引脚，低电平的信号输出端，这些：总线周期状态信号输出引脚，低电平的信号输出端，这些(zhxi)(zhxi)信号组合起来，可以指出当前总线周期中，所进行数据传输过程的类型，总线控制器信号组合起来，可以指出当前总线周期中，所进行数据传输过程的类型，总线控制器82888288利用这些利用这些(zhxi)(zhxi)信号来产生对存储单元、信号来产生对存储单元、I/OI/O端口的控制信号。端口的控制信号。S S0 0S S1 1S S2 2性性 能能1 10 00 0中断相应中断相应1 10 01 1读读I/OI/O端口端口1 11 10 0写写I/OI/O端口端口 1 11 11 1暂停暂停0 00 00 0取指令取指令0 00 01 1读存储器读存储器0 01 10 0写存储器写存储器0 01 11 1无作用无作用第22页/共52页第二十三页，共53页。248086/8088微处理器微处理器微处理微处理器的引脚功能器的引脚功能(gngnng)8086/80888086/8088 引脚结构引脚结构最大模式下的最大模式下的2424到到3131引脚引脚LOCK(LockLOCK(Lock，2929，三态，三态)：总线封锁输出信号引脚，低电平有效，当该引脚输出低电平时，系统中其它总线部件就不能占用：总线封锁输出信号引脚，低电平有效，当该引脚输出低电平时，系统中其它总线部件就不能占用(zhn yn(zhn yn)系统总线。信号是由指令前缀系统总线。信号是由指令前缀LOCKLOCK产生的，在产生的，在LOCKLOCK前缀后面的一条指令执行完毕之后，便撤消信号。此外，在前缀后面的一条指令执行完毕之后，便撤消信号。此外，在8088/80868088/8086 的的2 2个中断响应脉冲之间，信号也自动变为有效的低电平，以防止其它总线部件在中断响应过程中，占有总线而使一个完整的中断响应过程被中断。个中断响应脉冲之间，信号也自动变为有效的低电平，以防止其它总线部件在中断响应过程中，占有总线而使一个完整的中断响应过程被中断。RQ/GT0RQ/GT0、RQ/GT1(Request/Grant RQ/GT1(Request/Grant，3131、30)30)：总线请求信号输入：总线请求信号输入/总线允许信号输出引脚，这两个信号端可供总线允许信号输出引脚，这两个信号端可供CPUCPU以外的两个处理器，用来发出使用总线的请求信号和接收以外的两个处理器，用来发出使用总线的请求信号和接收CPUCPU对总线请求信号的应答。这两个引脚都是双向的，请求与应答信号在同一引脚上分时传输，方向相反。其中对总线请求信号的应答。这两个引脚都是双向的，请求与应答信号在同一引脚上分时传输，方向相反。其中3131脚比的脚比的3030脚优先级高。脚优先级高。第23页/共52页第二十四页，共53页。258086/8088微处理器微处理器微处理微处理器的引脚功能器的引脚功能(gngnng)总结总结具有分时复用总线功能具有分时复用总线功能(gngnng)(gngnng)的引脚：的引脚：AD0AD15AD0AD15、A16/S3A19/S6 A16/S3A19/S6、BHE/S7 BHE/S7；具有三态性的引脚：具有三态性的引脚：AD0AD15 AD0AD15、A16S3A19S6 A16S3A19S6、BHE/S7 BHE/S7、RDRD、WRWR、M/IOM/IO、DT/RDT/R、DENDEN、INTAINTA等；等；最大模式下和最小模式下含义不同的引脚：最大模式下和最小模式下含义不同的引脚：2424腿腿3131腿；腿；80868086和和80888088不同的引脚：不同的引脚：2828腿，腿，3939腿，腿，2828腿，腿，3434腿；腿；第24页/共52页第二十五页，共53页。268086/8088微处理器微处理器微处理微处理器的引脚功能器的引脚功能(gngnng)80868086和和8088CPU8088CPU的不同之处的不同之处80868086指令队列长度为指令队列长度为6 6个字节，个字节，80888088为为4 4个。个。80868086要在指令队列中至少出现要在指令队列中至少出现2 2个空闲字节时才预取后续指令，而个空闲字节时才预取后续指令，而80888088只要只要(zh(zhyo)yo)出现一个空闲字节出现一个空闲字节BIUBIU就会自动访问存储器；就会自动访问存储器；8088CPU8088CPU中，中，BIUBIU总线控制电路与外部交换数据的总线宽度是总线控制电路与外部交换数据的总线宽度是8 8位，总线控制电路与专用寄存器组之间的数据总线宽度也是位，总线控制电路与专用寄存器组之间的数据总线宽度也是8 8位，而位，而EUEU的内部总线是的内部总线是1616位，这样，对位，这样，对1616位数的存储器读位数的存储器读/写操作要两个读写操作要两个读/写周期才可以完成；写周期才可以完成；80868086和和80888088有若干引脚信号不同，分别是有若干引脚信号不同，分别是2828腿，腿，3939腿，腿，2828腿，腿，3434腿；腿；第25页/共52页第二十六页，共53页。27第二章：第二章：8086/8088微处理器微处理器1.1.微处理器的结构微处理器的结构2.2.微处理器的内部微处理器的内部(nib)(nib)寄存器