数字电路第七章学习教案.pptx

数字电路第七章数字电路第七章第一页，共31页。教学(jio xu)基本要求1.掌握半导体存储器字、位、存储容量、地址等基本概念。2.掌握RAM、ROM的工作原理及典型(dinxng)应用。3.了解存储器的存储单元的组成及工作原理。4.了解CPLD、FPGA的结构及实现逻辑功能的编程原理。第1页/共31页第二页，共31页。概 述半导体存储器能存放大量(dling)二值信息的半导体器件。可编程逻辑器件是一种通用器件，其逻辑功能是由用户通过对器件的编程来设定(sh dn)的。它具有集成度高、结构灵活、处理速度快、可靠性高等优点。存储器的主要(zhyo)性能指标取快速度存储时间短存储数据量大存储容量大第2页/共31页第三页，共31页。7.1 只读存储器7.1.1 ROM的 定义(dngy)与基本结构7.1.2 两维译码7.1.3 可编程ROM7.1.4 集成电路(jchng-dinl)ROM7.1.5 ROM的读操作(cozu)与定时图7.1.6 ROM的应用举例第3页/共31页第四页，共31页。存储器 RAM(Random-Access Memory)ROM(Read-Only Memory)RAM(随机存取存储器):在运行(ynxng)状态可以随时进行读或写操作。存储的数据必须有电源供应才能保存,一旦掉电,数据全部丢失。ROM(只读存储器)：在正常工作状态(zhungti)只能读出信息。断电后信息不会丢失，常用于存放固定信息（如程序、常数等）。固定(gdng)ROM可编程ROMPROMEPROME2PROMSRAM(Static RAM)：静态RAMDRAM(Dynamic RAM)：动态RAM7.1 只读存储器Flash Memory第4页/共31页第五页，共31页。存储(cn ch)容量（M)：存储(cn ch)二值信息的总量。字 数：字的总量。字长（位数）：表示一个信息(xnx)的多位二进制码称为一个字，字的位数称为字长。存储容量(cn ch rn lin)（M)字数位数地 址：每个字的编号。字数=2n（n为存储器外部地址线的线数）第5页/共31页第六页，共31页。只读存储器，工作(gngzu)时内容只能读出，不能随时写入，所以称为只读存储器。(Read-Only Memory)ROM的分类(fn li)按写入情况(qngkung)划分 固定ROM可编程ROMPROMEPROME2PROM按存储单元中器件划分 二极管ROM三极管ROMMOS管ROM7.1.1 ROM的 定义与基本结构Flash Memory第6页/共31页第七页，共31页。存储(cn ch)矩阵 地址译码器地址输入7.1.1 ROM的定义(dngy)与基本结构数据输出控制信号输入输出控制电路地址(dzh)译码器存储矩阵输出控制电路第7页/共31页第八页，共31页。1）ROM（二极管PROM）结构(jigu)示意图存储(cn ch)矩阵位线字线输出(shch)控制电路M=44地址译码器第8页/共31页第九页，共31页。字线与位线的交点都是一个(y)存储单元。交点处有二极管相当存1，无二极管相当存0。当OE=1时输出为高阻状态000101111101111010001101地 址A1A0D3D2D1D0内 容当OE=0时第9页/共31页第十页，共31页。字线存储(cn ch)矩阵位线字线与位线的交点都是一个存储单元(cn ch dn yun)。交点处有MOS管相当存0，无MOS管相当存1。7.1.2 二维译码该存储器的容量(rngling)=?第10页/共31页第十一页，共31页。7.1.4 集成电路(jchng-dinl)ROMAT27C010 128K8位ROM 第11页/共31页第十二页，共31页。工作模式工作模式A16 A0VPPD7 D0读读00Ai 数据输出数据输出输出无效输出无效1 高阻高阻等待等待1 Ai 高阻高阻快速编程快速编程010AiVPP数据输入数据输入编程校验编程校验001AiVPP数据输出数据输出第12页/共31页第十三页，共31页。7.1.5 ROM的读操作(cozu)与时序图（2）加入有效的片选信号 ；（3）使输出使能信号 有效，经过一定延时后，有效数据出现在数据线上；（4）让片选信号 或输出使能信号 无效，经过一定延时后数据线呈高阻态，本次读出结束。（1）欲读取单元的地址(dzh)加到存储器的地址(dzh)输入端；第13页/共31页第十四页，共31页。（1）用于存储(cn ch)固定的专用程序（2）利用ROM可实现查表或码制变换(binhun)等功能 查表功能 查某个角度(jiod)的三角函数 把变量值（角度）作为地址码，其对应的函数值作为存放在该地址内的数据，这称为“造表”。使用时，根据输入的地址(角度)，就可在输出端得到所需的函数值，这就称为“查表”。码制变换 把欲变换的编码作为地址，把最终的目的编码作为相应存储单元中的内容即可。7.1.6 ROM应用举例第14页/共31页第十五页，共31页。CI3 I2 I1 I0二进制码二进制码O3O2O1O0格雷码格雷码CI3 I2 I1 I0格雷码格雷码O3O2O1O0二进制码二进制码00 0 0 00 0 0 010 0 0 00 0 0 000 0 0 10 0 0 110 0 0 10 0 0 100 0 1 00 0 1 110 0 1 00 0 1 100 0 1 10 0 1 010 0 1 10 0 1 000 1 0 00 1 1 010 1 0 00 1 1 100 1 0 10 1 1 110 1 0 10 1 1 000 1 1 00 1 0 110 1 1 00 1 0 000 1 1 10 1 0 010 1 1 10 1 0 101 0 0 01 1 0 011 0 0 01 1 1 101 0 0 11 1 0 111 0 0 11 1 1 001 0 1 01 1 1 111 0 1 01 1 0 001 0 1 11 1 1 011 0 1 11 1 0 101 1 0 01 0 1 011 1 0 01 0 0 001 1 0 11 0 1 111 1 0 11 0 0 101 1 1 01 0 0 111 1 1 01 0 1 101 1 1 11 0 0 011 1 1 11 0 1 0用ROM实现二进制码与格雷码相互转换(zhunhun)的电路 第15页/共31页第十六页，共31页。C(A4)I3 I2 I1 I0(A3A2A1A0)二进制码二进制码O3O2O1O0(D3D2D1D0)格雷码格雷码C(A4)I3 I2 I1 I0(A3A2A1A0)格雷码格雷码O3O2O1O0(D3D2D1D0)二进制码二进制码00 0 0 00 0 0 010 0 0 00 0 0 000 0 0 10 0 0 110 0 0 10 0 0 100 0 1 00 0 1 110 0 1 00 0 1 100 0 1 10 0 1 010 0 1 10 0 1 000 1 0 00 1 1 010 1 0 00 1 1 100 1 0 10 1 1 110 1 0 10 1 1 000 1 1 00 1 0 110 1 1 00 1 0 000 1 1 10 1 0 010 1 1 10 1 0 101 0 0 01 1 0 011 0 0 01 1 1 101 0 0 11 1 0 111 0 0 11 1 1 001 0 1 01 1 1 111 0 1 01 1 0 001 0 1 11 1 1 011 0 1 11 1 0 101 1 0 01 0 1 011 1 0 01 0 0 001 1 0 11 0 1 111 1 0 11 0 0 101 1 1 01 0 0 111 1 1 01 0 1 101 1 1 11 0 0 011 1 1 11 0 1 0C=A4I3 I2 I1 I0=A3A2A1A0O3O2O1O0=D3D2D1D0第16页/共31页第十七页，共31页。用ROM实现(shxin)二进制码与格雷码相互转换的电路 第17页/共31页第十八页，共31页。7.2 随机存取存储器（RAM）7.2.1 静态(jngti)随机存取存储器(SRAM)7.2.2 同步(tngb)静态随机存取存储器（SSRAM）7.2.4 存储容量(cn ch rn lin)的扩展7.2.3 动态随机存取存储器第18页/共31页第十九页，共31页。7.2 随机存取存储器（RAM）7.2.1 静态(jngti)随机存取存储器(SRAM)工作模式 CE WE OE I/O0 I/Om-1 保持(微功耗)1 高阻 读 0 1 0 数据输出 写 0 0 X 数据输入 输出无效 0 1 1 高阻 片选信号(xnho)写使能信号(xnho)读使能信号第19页/共31页第二十页，共31页。静态(jngti)存储单元 T8T7VDD VGG T6T1 T4 T2 T5T3 Yj(列选择线)Xi(行选择线)数据线 数据线 DD位线 B 位线 B存储单元 静态(jngti)RAM存储单元（SRAM）-以六管静态(jngti)存储单元为例基本(jbn)RS触发器控制位线与数据线的通断Xi=0，T5、T6截止，触发器与位线隔离 T1-T6构成一个存储单元。T1、T2、T3、T4构成基本RS触发器2.RAM存储单元控制该单元与位线的通断来自行地址译码器的输出第20页/共31页第二十一页，共31页。T8T7VDD VGG T6T1 T4 T2 T5T3 Yj(列选择线)Xi(行选择线)数据线 数据线 DD位线 B 位线 B存储单元 Xi=1，T5、T6导通，触发器与位线连通(lintng)Yj=1，T7、T8均导通，触发器的输出与数据线接通(ji tn)，该单元数据可传送来自列地址(dzh)译码器的输出缺点：静态RAM存储单元用管子数目多，功耗大，集成度有限 T1-T6构成一个存储单元。T3、T4为负载，T1、T2为基本RS触发器2.RAM存储单元静态存储单元第21页/共31页第二十二页，共31页。（a）（b）3.SRAM的读写操作及时(jsh)序图读操作(cozu)时序图第22页/共31页第二十三页，共31页。写操作(cozu)时序图3.SRAM的读写操作及时(jsh)序图第23页/共31页第二十四页，共31页。1.DRAM存储单元(cn ch dn yun)T 存储单元(cn ch dn yun)T导通，电容器C与位线B连通(lintng)输入缓冲器被选通，数据DI经缓冲器和位线写入存储单元DI为1，电容器充电，1写入电容C;DI为0，电容器放电，0写入电容C;-刷新R行选线X读/写输出缓冲器/灵敏放大器刷新缓冲器输入缓冲器位线B7.2.3 动态随机存取存储器写操作：X=1第24页/共31页第二十五页，共31页。输出缓冲器/灵敏放大器被选通，C中存储的数据(shj)通过位线和缓冲器输出 T/刷新(shu xn)R行选线X输出(shch)缓冲器/灵敏放大器刷新缓冲器输入缓冲器位线B每次读出后，必须及时对读出单元刷新，即此时刷新控制R也为高电平，则读出的数据又经刷新缓冲器和位线对电容器C进行刷新。1.DRAM存储单元7.2.3 动态随机存取存储器读操作：X=1T导通，电容器C与位线B连通 第25页/共31页第二十六页，共31页。1.字长(z chn)（位数）的扩展D0 D1 D2 D3 D12 D13 D14 D15 例1 用4K4位的RAM扩展(kuzhn)为4K16位的RAM CS A11 A0 R/W R/W CSA0 A11 4K4位（1）I/O0 I/O1 I/O2 I/O3 R/W CSA0 A11 4K4位（4）I/O0 I/O1 I/O2 I/O3 位扩展可以用多片芯片并联的方式来实现(shxin)。即地址线、读/写线、片选信号对应并联，各芯片的I/O口作为整个RAM输入/出数据端的一位。7.2.4 存储器容量的扩展第26页/共31页第二十七页，共31页。8K8 功能(gngnng)框图 字数的扩展可利用外加译码器控制(kngzh)存储器芯片的片选输入端CS来实现。假设(jish)某芯片的存储容量为：8K 8位（即8192字8位）数据线共有：地址线共有：13 根（A12A0）213=8K8根（D7D0）8位A12A0 CS WR/D7D0 8K X 8 位 1382.字数的扩展7.2.4 存储器容量的扩展第27页/共31页第二十八页，共31页。(I)(II)(III)(IV)芯 片74139有效输出端A14A13 IY00 0 IIY10 1IIIY21 0IVY31 1例2 将8K8位的RAM扩展(kuzhn)为32K8位的RAM 2.字数(z sh)的扩展7.2.4 存储器容量(rngling)的扩展第28页/共31页第二十九页，共31页。例3 用2564的RAM扩展(kuzhn)为1K8位的RAM 高四位(s wi)低四位(s wi)Y0Y1Y2Y32/4A9 A8A7-A0425642564CSI/OI/OCS8425642564CSI/OI/OCS8443.字长、字数同时扩展7.2.4 存储器容量的扩展第29页/共31页第三十页，共31页。RAM MCM62647.2.4 存储器容量(rngling)的扩展第30页/共31页第三十一页，共31页。