化学气相淀积.pptx
天津工业大学 集成电路工艺原理CVD的基本概念化学气相淀积（化学气相淀积（Chemical Vapor DepositionChemical Vapor Deposition）：）：把含有构成薄膜元素的把含有构成薄膜元素的气态气态反应剂或者液态反应剂的反应剂或者液态反应剂的蒸气蒸气，以，以合理合理的流速引入反应室，并以某种方式的流速引入反应室，并以某种方式激活激活后后在衬底在衬底表面表面发生化学反应并在淀积成膜的一种方法。发生化学反应并在淀积成膜的一种方法。第1页/共42页天津工业大学 集成电路工艺原理CVD氧化膜与热生长氧化膜第2页/共42页天津工业大学 集成电路工艺原理CVD的工艺特点CVD成膜温度远低于衬底的熔点或软点，减轻了对衬底的热形变，减少了沾污，抑制了缺陷的生成，减轻了杂质的再分布，适合于制造浅结分离器件及VLSI电路，而且设备简单，重复性好；薄膜的成分精确可控，配比范围大；淀积速率一般高于PVD，厚度范围广，由几百埃到数毫米，且能大量生产；淀积薄膜结构完整，致密，与衬底粘附性好，且台阶覆盖性能较好；薄膜纯度较差，一般用于制备介质膜。第3页/共42页天津工业大学 集成电路工艺原理CVD薄膜的应用v浅槽隔离（浅槽隔离（STI，USG）v侧墙掩蔽（侧墙掩蔽（Sidewall,USG）v前金属化介质层（前金属化介质层（PMD，PSG、BPSG）v金属间介质层（金属间介质层（IMD，USG、FSG）v钝化保护层（钝化保护层（PD，Oxide/Nitride）v抗反射涂层（抗反射涂层（ARC，SiON）第4页/共42页天津工业大学 集成电路工艺原理第5页/共42页天津工业大学 集成电路工艺原理浅槽隔离（STI）第6页/共42页天津工业大学 集成电路工艺原理侧墙掩蔽第7页/共42页天津工业大学 集成电路工艺原理6.1 CVD模型第8页/共42页天津工业大学 集成电路工艺原理第9页/共42页天津工业大学 集成电路工艺原理CVD的基本过程反应剂在主气流中的输送；反应剂从主气流中扩散通过边界层到达衬底表面；反应剂在表面被吸附；吸附的反应剂在表面发生反应，淀积成膜；反应的副产物和未反应剂离开衬底表面，排除。第10页/共42页天津工业大学 集成电路工艺原理能用于CVD的化学反应必须满足的条件淀积温度下，反应剂必须具备足够高的蒸气压；除淀积物外，反应的其他产物必须是挥发性的；淀积物本身必须具有足够低的蒸气压；化学反应速率必须足够快以缩短淀积时间；淀积温度必须足够低以避免对先前工艺产生影响；化学反应应该发生在被加热的衬底表面，如果在气相发生化学反应，将导致过早核化，降低薄膜的附着性和密度，增加缺陷。第11页/共42页天津工业大学 集成电路工艺原理边界层理论黏滞性流动：当气压较高时（平均自由程远小于反应室尺寸），气体与固体间的摩擦力使紧贴固体表面的气流速度降为零，如果沿气流方向没有速度梯度，而沿垂直气流方向的流速为抛物线型变化，则称为泊松流。边界层（附面层、滞流层）概念：当气体流过硅片表面时，存在着一个速度受到扰动并按抛物线型变化，同时还存在反应剂浓度梯度的薄层被称为边界层，也称为附面层、滞流层。第12页/共42页天津工业大学 集成电路工艺原理边界层厚度：雷诺数：Re=UL/雷诺数表示流体运动中惯性效应与粘滞效应的比值，Re较低时，气流为平流型，Re较大时，气流为湍流型第13页/共42页天津工业大学 集成电路工艺原理 Grove模型F1=hg(Cg-Cs)F2=ksCsCs=Cg/(1+ks/hg)Ks hg时，表面反应控制：G=(Cg ks)/N1hg Ks时，质量输运控制：G=(Cg hg)/N1第14页/共42页天津工业大学 集成电路工艺原理决定ks的主要因素：温度 ksk0exp(-EA/kT)决定hg的主要因素：气体流速，气体成分，系统压力 hg=Dg/s；所以为了保证统一的淀积速率，就必须：对于表面反应控制，保持处处恒定的温度对于质量输运控制，保持处处恒定的反应剂浓度第15页/共42页天津工业大学 集成电路工艺原理淀积速率与温度的关系第16页/共42页天津工业大学 集成电路工艺原理6.2 化学气相淀积系统CVD系统通常包括：气态源或液态源气体输入管道气体流量控制反应室基座加热及控制系统（其他激活方式）温度控制及测量系统减压系统（可选）第17页/共42页天津工业大学 集成电路工艺原理CVD的气体源 气态源（SiH4）许多气体有毒、易燃、腐蚀性强。液态源（TEOS，Tetra-Ethyl-Oxy-Silane）液体气压低，危险性小，运输方便，淀积的薄膜特性好。冒泡法（温度）加热液态源液态源直接注入法第18页/共42页天津工业大学 集成电路工艺原理冒泡法液态源第19页/共42页天津工业大学 集成电路工艺原理CVD中常采用的源第20页/共42页天津工业大学 集成电路工艺原理CVD反应室热源CVD反应室热源：热壁式：Tw=Ts，气流稳定，结构简单，侧壁淀积严重；冷壁式：TwTs，侧壁淀积少，降低了颗粒剥离的污染，减少了反应剂的损耗加热方式：电阻直接加热（热壁式和冷壁式）电感加热或高能辐射灯加热（多为冷壁式）第21页/共42页天津工业大学 集成电路工艺原理常用的几种CVD系统 APCVD系统（Atmospheric Pressure CVD）操作简单；较高的淀积速率；适于介质薄膜淀积；易发生气相反应，产生颗粒污染；台阶覆盖性和均匀性较差；一般是质量输运控制，需精确控制各处的反应剂浓度均匀；水平式反应系统；连续式淀积系统。第22页/共42页天津工业大学 集成电路工艺原理 LPCVD系统（Low Pressure CVD）污染小；均匀性和台阶覆盖性较好；一般是表面反应控制，精确控制温度比较容易；气缺现象；较低的淀积速率；较高的淀积温度；立式淀积系统；管式淀积系统。逐渐提高温度；逐渐提高温度；采用分布式的气体入口；采用分布式的气体入口；增加反应室中的气流速度增加反应室中的气流速度第23页/共42页天津工业大学 集成电路工艺原理 PECVD系统（Plasma Enhanced CVD）相对最低的淀积温度，最高的淀积速率；淀积的薄膜具有良好的附着性、低针孔密度、良好的阶梯覆盖、良好的电学特性、可以与精细图形转移工艺兼容；设备较复杂，影响因素多：温度、气流速度、压力、射频功率等；可能的污染较多；冷壁平行板；热壁平行板。第24页/共42页天津工业大学 集成电路工艺原理第25页/共42页天津工业大学 集成电路工艺原理6.3 CVD多晶硅的特性和淀积方法多晶硅的性质 多晶硅=单晶硅颗粒（100nm数量级）+晶粒间界 相同掺杂浓度下，晶粒尺寸大的薄膜有较低的电阻率多晶硅的作用 MOS结构中的多晶硅栅；局部互连材料；多晶硅发射极化学气相淀积多晶硅 热壁式LPCVD：SiH4(吸附)Si(固)+2H2(气)580650分解第26页/共42页天津工业大学 集成电路工艺原理淀积条件对多晶硅结构及淀积速率的影响 淀积温度、压力、掺杂类型、热处理第27页/共42页天津工业大学 集成电路工艺原理6.4 CVD二氧化硅的特性和淀积方法低温CVD SiO2（300450）1）硅烷为源的低温CVD SiO2 SiH4（气）+O2（气）SiO2（固）+2H2（气）（APCVD）SiH4（气）+2N2O（气）SiO2（固）+2H2（气）+2N2（气）（PECVD）2）TEOS为源的低温PECVD SiO2 Si(OC2H5)4+O2 SiO2+副产物 （PECVD）中温 LPCVD SiO2（650750）Si(OC2H5)4 SiO2+4C2H4+2H2O （LPCVD）第28页/共42页天津工业大学 集成电路工艺原理TEOS与臭氧混合源的SiO2淀积（最好的台阶覆盖能力）CVD SiO2薄膜的台阶覆盖：薄膜的台阶覆盖：入射（到达角）；入射（到达角）；表面迁移表面迁移（淀积系统）（淀积系统）；再发射再发射（气体性质）（气体性质）第29页/共42页天津工业大学 集成电路工艺原理 TEOS SiH4第30页/共42页天津工业大学 集成电路工艺原理硅烷（SiH4）具有完全的对称结构，不易在衬底表面发生物理吸附，只能分解之后在衬底表面发生化学吸附，而化学吸附的作用力大，使之表面迁移能力和再发射能力很低，所以台阶覆盖性能较差；四乙氧基硅烷（TEOS）的结构不完全对称，容易在衬底表面通过氢键发生物理吸附，而物理吸附的作用力相对较小，因而表面迁移能力和再发射能力较强，因而台阶覆盖性能好。第31页/共42页天津工业大学 集成电路工艺原理CVD SiO2的掺杂（磷硅玻璃，硼硅玻璃）SiO2的掺杂可以在制备过程中加入掺杂剂实现原位掺杂。PSG在高温下可以流动，从而可以形成更平坦的表面，阶梯覆盖也有所改善，常用于平坦化工艺作为PMD。第32页/共42页天津工业大学 集成电路工艺原理第33页/共42页天津工业大学 集成电路工艺原理淀积-回刻-淀积制备平坦IMD表面共形覆盖共形覆盖第34页/共42页天津工业大学 集成电路工艺原理第35页/共42页天津工业大学 集成电路工艺原理6.5 CVD氮化硅的特性和淀积方法Si3N4的特性及其在IC中的作用:最终钝化层和机械保护层选择性氧化的掩蔽膜（LOCOS工艺）O-N-O叠层介质绝缘材料MOSFET栅极的侧墙沟槽隔离的CMP终止层Si3N4的淀积方法:LPCVD：3SiCl2H2(气)+4NH3(气)Si3N4(固)6HCl(气)6H2(气)PECVD：SiH4(气)+NH3(或N2)(气)SixNyHz(固)+H2(气)第36页/共42页天津工业大学 集成电路工艺原理6.6 金属的化学气相淀积难熔金属（W,Ti,Mo）及其化合物电阻率高，主要用于接触孔填充材料和局部互连材料第37页/共42页天津工业大学 集成电路工艺原理为什么要用钨塞(plug)？第38页/共42页天津工业大学 集成电路工艺原理CVD淀积钨钨源一般采用WF6，有两种还原方法：WF6(气)+3H2(气)W(固)+6HF(气)2 WF6(气)+3SiH4(气)2W(固)+3SiF4(气)+6H2(气)淀积过程：表面原位预清洁处理；淀积接触层（溅射或CVD淀积Ti膜）淀积附着/阻挡层（溅射或CVD淀积TiN膜）WF6与SiH4反应淀积一薄层成核层WF6与H2反应淀积体相钨回刻钨膜以及附着层和接触层第39页/共42页天津工业大学 集成电路工艺原理第40页/共42页天津工业大学 集成电路工艺原理小结CVD的基本概念及应用CVD的基本过程（5步）及边界层的概念Grove模型，两种控制过程，影响CVD淀积速率的因素（温度、反应物浓度）CVD系统的构成，各种源及加热方式常见的三种CVD系统的特点（APCVD，LPCVD，PECVD）CVD二氧化硅的方法和特点CVD多晶硅和氮化硅的方法和特点CVD金属的应用及钨的淀积方法第41页/共42页天津工业大学 集成电路工艺原理感谢您的观看。第42页/共42页
