西南交大,微机原理,教师课件,第五章作业.ppt

第五章 存储器5-4(1)214 字节=16KB(2)16K x 8/1K x 1=128 片(3)高 4 位经译码后作为个芯片的片选信号log1024 =10 共需要 14 位地址，其中低 10 位用于片内地址，余下的5-55-6(1)16K x 8/1K x 4=32 片(2)2/64=0.03125 s(3)64,100%。共需 4K16/（2K8）=4 （片），设 1#和 2#、3#和 4#分别构成位扩展，且 1#和 3#构成偶地址库（低位库），2#和4#构成奇地址库（高位库）。由给定的地址范围确定各芯片的片选信号：系统连接图如下：D7 D0A10 A0_WE_OE_CE11#RAM6116D7 D0A10 A0_WE_OE_CE4D7 D0A10 A0_WE_OE_CE3D7 D0A10 A0_WE_OE_CE22#RAM61163#RAM61164#RAM6116_WR_RD1D15 D8D7 D0A11 AA19A18A17A16A15G_G 2 A_G 2 BCBA_Y 0_Y 1A14A13A12_M /IOA0 1A19A18A17A16A15G_G 2 A_G 2 BCBA_Y 0_Y 1A14A13A12_M /IO_BHE 15-7 16K x 8/1K x 1=128 片,地址线中有 log1024 =10 位参与片内寻址，6 位组成片选信号。5-8 地址分配不连续，相当数量的地址不能使用，当 A15 A12 同时有两个及以上出现低电平时会造成片选混乱。芯片地址分配如下：E 000H E3FFHD000H D3FFHB000H B3FFH7000H 73FFH5-9 从偶地址读取一个字节数据只需一个总线周期。在此总线周期中，存储器所需的控制信号及其有效电平分别为：A0=0，BHE#=1，RD#=0，WR#=15-10 将一个字数据（16位）写入奇地址开始的单元需要两个总线周期才能完成。第一个总线周期，将低字节写入奇地址单元，所需的控制信号有：A0=1，BHE#=0，RD#=1，WR#=0第二个总线周期，将高字节写入下一个偶地址单元，所需的控制信号有：A 0=0，BHE#=1，RD#=1，WR#=05-11 2764 和 6264 分别需要 4 片，分别设为 1#4#。假设单元地址从00000开始，则可写出各芯片的地址范围如下：各信片的片选信号逻辑表达式分别为：4片2764：4片6264：系统连接图参考图5-30图5-32，这里给出译码电路的设计：5-12 第一个地址：57FFH-8K+1=3800H最后一个地址：57FFH+16K=97FFH5-15 8 位CPU地址总线共 16 位。由图可见只用了A12-0，其余的A15-13未参与译码，因此必然存在地址重叠。根据存储器连接图得到各芯片的地址范围确定如下表所示：