微机系统原理与接口第7章.ppt
第第7 7章章 总总 线线 7.2 7.2 总线与总线标准总线与总线标准 7.1 327.1 32位微处理器的外部引脚位微处理器的外部引脚CPUCPU 系统总线系统总线 总线插槽总线插槽 AB AB DB DB CB CB CPU 总线总线地址锁存地址锁存缓冲器缓冲器数据锁存数据锁存缓冲器缓冲器总线控制总线控制逻辑逻辑I/OI/O接接口口存储器存储器系统系统I/OI/O接口接口总线的类型总线的类型按总线连接的对象和所处系统的层次分按总线连接的对象和所处系统的层次分l 芯片级总线芯片级总线l 系统总线系统总线l 局部总线局部总线l 外部总线外部总线 7.1 327.1 32位微处理器的外部引脚位微处理器的外部引脚 （教材P.27)1.数据线数据线 数据线：数据线：D63D0共共64位位 Pentium 处理器的外部引脚处理器的外部引脚 2.2.地址线地址线HA31A3：高高2929位地址线位地址线HBE7#BE0#：字节允许信号（存储体选中信号）字节允许信号（存储体选中信号）H外围电路对外围电路对BE7#BE0#译码以产生译码以产生A2A0信号信号时钟输入时钟输入CLK 是微处理器内部与外部操作的同步时基是微处理器内部与外部操作的同步时基信号，由时钟（信号，由时钟（CLK）输入信号来提供。输入信号来提供。CLK时钟周期：时钟周期：T状态：就是指时钟周期状态：就是指时钟周期TPentium 处理器的外部引脚处理器的外部引脚 3.3.系统控制信号系统控制信号 M/IOM/IO：=1,=1,表明该总线周期表明该总线周期,CPU,CPU与存储器交换信息与存储器交换信息 =0,=0,表明该总线周期表明该总线周期,CPU,CPU与与I/OI/O接口交换信息接口交换信息 W/RW/R：=1,=1,表明该总线周期表明该总线周期,CPU,CPU进行写操作进行写操作 =0,=0,表明该总线周期表明该总线周期,CPU,CPU进行读操作进行读操作 D/C D/C：=1,=1,表明该总线周期表明该总线周期,传输的是数据传输的是数据 =0,=0,表明该总线周期表明该总线周期,传输的是指令代码传输的是指令代码这三个信号的组合，决定当前总线周期所完成的操作这三个信号的组合，决定当前总线周期所完成的操作4.总线周期定义信号总线周期定义信号(输出输出)“周期周期”是一段时间是一段时间CPUCPU通过总线与存储器、通过总线与存储器、通过总线与存储器、通过总线与存储器、I/OI/O交换一个数据所需要的时间称为交换一个数据所需要的时间称为交换一个数据所需要的时间称为交换一个数据所需要的时间称为总线周期总线周期总线周期总线周期Pentium 处理器的外部引脚处理器的外部引脚 总线周期定义的操作总线周期定义的操作 M/IO D/C W/R 操作操作 0 0 0 中断中断 0 0 1 中止中止/专用周期专用周期 0 1 0 I/OI/O读读 0 1 1 I/OI/O写写 1 0 0 微代码读微代码读 1 0 1 保留保留 1 1 0 存储器读存储器读 1 1 1 存储器写存储器写Pentium 处理器的外部引脚处理器的外部引脚 5.5.总线控制信号总线控制信号(ADS,RDY)(ADS,RDY)与与32位微处理器典型时序位微处理器典型时序(教材教材 P.36)HADSADS：地址选通信号地址选通信号(输出输出)该信号由该信号由1 1 0 0，表明地址线和总线定义信号表明地址线和总线定义信号(M/IO,W/R,D/CM/IO,W/R,D/C)均为有效可用。均为有效可用。Pentium 处理器的外部引脚处理器的外部引脚 HRDYRDY：准备就绪信号准备就绪信号(输入输入)该信号由外电路产生该信号由外电路产生 X86X86RDY=0RDY=0，表明外部电路表明外部电路(存储器存储器、I/OI/O接口接口)已经做好数据已经做好数据W/RW/R的准备，能在规定时间内完成数据的读写。的准备，能在规定时间内完成数据的读写。RDY=1RDY=1，表明存储器或表明存储器或I/OI/O不能在规定时间内完成数据的读不能在规定时间内完成数据的读/写，写，请请CPUCPU延长总线周期。延长总线周期。以下为以下为X86X86的基本总线周期时序图（以的基本总线周期时序图（以pentiumpentium为例为例)Pentium 处理器的外部引脚处理器的外部引脚 CLKADSADDRM/IO、D/CW/RRDYD0D31PCHK读读读读写写 Pentium 非流水线式读写周期时序图非流水线式读写周期时序图(无等待无等待)T1T2T1T2T1T2CLKADSBE0BE3A2A31M/IO、D/CW/RRDYD0D31读读写写有等待状态总线周期有等待状态总线周期T1T2TWT1T2TWT16.6.总线仲裁信号总线仲裁信号(1)HOLD(1)HOLD：总线保持请求（输入）总线保持请求（输入）(2)HLDA(2)HLDA：总线保持响应（输出）总线保持响应（输出）ABDBCBX86DMAC高速高速I/OI/O接口接口HOLDHOLDHLDAHLDAPentium 处理器的外部引脚处理器的外部引脚 7.2 7.2 总线与总线标准总线与总线标准 总线插槽是主板和总线插槽是主板和 I/O 接口之间的连接器接口之间的连接器.PC系列机主板上的总线标准有：系列机主板上的总线标准有：XT总线、总线、AT（ISA）总线、总线、EISA总线、总线、VESA总线和总线和PCI总总线线。1.ISA(AT)总线总线（P.171)ISA总线是总线是16位总线位总线,始于始于286机型。机型。之之 后在后在386 奔腾奔腾 机机上都有上都有ISA总线。总线。ISA总线由总线由62芯芯+36芯两个插槽组成芯两个插槽组成Industry standard architecture 工业标准结构工业标准结构主要特性：主要特性：数据传输率最高为数据传输率最高为8MB/S 24根地址线，可寻址根地址线，可寻址16MB存储空间存储空间 64KB个可寻址的个可寻址的I/O端口（端口（16根地址线）根地址线）一次可进行一次可进行16位或位或8位数据存取位数据存取 15级中断控制级中断控制 7个个DMA通道通道 可产生可产生I/O等待状态等待状态 支持多个主控器（支持多个主控器（XT总线中只有总线中只有CPU是唯一的主是唯一的主 控设备，而控设备，而ISA总线可使总线可使CPU释放总线由其它主控、释放总线由其它主控、器（如器（如DMAC、DRAM刷新控制器等）占用总线）刷新控制器等）占用总线）GNDRESET DRVB1B2B3B4B5B6B7B8B9B10B11B12B13B14B15B16B17B18B19B20B21B22B23B24B25B26B27B28B29B30B31A1A2A3A4A5A6A7A8A9A10A11A12A13A14A15A16A17A18A20A19A22A21A23A24A25A26A27A28A29A30A31D1D2D3D4D5D6D7D8D9D10D11D12D13D14D15D16D17D18C1C2C3C4C5C6C7C8C9C10C11C12C13C14C15C16C17C18+5VIRQ9-5VDRQ2-12V0WS+12VGNDSMEMWAT总线插槽引脚分配总线插槽引脚分配SMEMRIOWIORDACK3DRQ3DRQ1DACK1REFRESHCLKIRQ7IRQ5IRQ6IRQ4IRQ3DACK2T/CBALE+5VOSCI/O CH CKGNDSD7SD6SD5SD4SD3SD2SD1SD0I/O CH RDYAENSA19SA18SA17SA16SA15SA14SA13SA12SA11SA10SA9SA8SA7SA6SA5SA4SA3SA2SA1SA0MEM CS16I/O CS16IRQ10IRQ11IRQ12IRQ15IRQ14DACK0DRQ0DACK5DACK6DACK7MASTERMEMRMEMWDRQ5DRQ6DRQ7+5VGNDSBHELA23LA22LA21LA20LA19LA18LA17SD8SD9SD10SD11SD12SD13SD14SD15(1).数据线数据线:SD15 SD8,SD7 SD0(2).地址线地址线:SA19 SA0(3).控制线控制线:AEN:地址允许信号。地址允许信号。AEN=0,表明表明CPU控制系统控制系统 3总线。总线。AEN=1,表明表明DMAC控制系统控制系统3总线。总线。应用应用:用用AEN=0参与端口地址译码。参与端口地址译码。IOR:I/O 读命令。读命令。IOR=0,把选中的端口寄存器内容把选中的端口寄存器内容 数据线。数据线。应用应用:用用 IOR=0读取读取 I/O 端口。端口。IOW:I/O 写命令。写命令。IOW=0,把数据线上信息把数据线上信息 选中的端口寄存器。选中的端口寄存器。应用应用:用用IOW=0对端口进行写操作。对端口进行写操作。中断请求线。中断请求线。IRQ3 7,IRQ9 12,IRQ14 15 DMA请求请求/应答。应答。DRQ0 DRQ3/DACK0 DACK3,DRQ5 DRQ7/DACK5 DACK7使用使用ISA总线接口的以太网卡总线接口的以太网卡PCI总线为高速的总线为高速的I/O子系统（图形显示适配器、网络接口子系统（图形显示适配器、网络接口控制器、磁盘控制器等）提供了更好的性能。控制器、磁盘控制器等）提供了更好的性能。即插即用特性即插即用特性Peripheral component interconnect 外围部件连接外围部件连接(1)PCI总线总线 2.其他重要的总线其他重要的总线PCI是由是由Intel公司公司1991年推出的一种局部总线。从结构上看，年推出的一种局部总线。从结构上看，PCI是在是在CPU和原来的系统总线之间插入的一级总线，具体和原来的系统总线之间插入的一级总线，具体由一个由一个桥接电路桥接电路实现对这一层的管理，并实现上下之间的接实现对这一层的管理，并实现上下之间的接口以协调数据的传送。管理器提供了信号缓冲，使之能支持口以协调数据的传送。管理器提供了信号缓冲，使之能支持10种外设，并能在高时钟频率下保持高性能，它为显卡，声种外设，并能在高时钟频率下保持高性能，它为显卡，声卡，网卡，卡，网卡，MODEM等设备提供了连接接口，它的工作频率等设备提供了连接接口，它的工作频率为为33MHz/66MHz。32位数据宽度运行，最大传输速度位数据宽度运行，最大传输速度 133MB/S；64位数据宽度运行，最大传输速度位数据宽度运行，最大传输速度 528MB/S主板上的 PCI插槽(2)AGP(2)AGP（Accelerate Graphics Port)Accelerate Graphics Port)图形加速接口图形加速接口 P.189AGP接口是一种显示卡专用的局部总线。严格的说，接口是一种显示卡专用的局部总线。严格的说，AGP不能称为总线，它与不能称为总线，它与PCI总线不同，因为它是点对点连接，总线不同，因为它是点对点连接，即连接控制芯片和即连接控制芯片和AGP显示卡，但在习惯上我们依然称其显示卡，但在习惯上我们依然称其为为AGP总线。总线。最初传输速度最初传输速度 266MB/S（AGP1X）,最高传输速度最高传输速度 2.1GB/S(AGP8X)主板上的主板上的AGP插槽插槽(3)USB总线总线(通用串行总线通用串行总线)P.181USB1.1 传输速度最高传输速度最高 12MB/SUSB2.0 传输速度最高传输速度最高 480MB/SUSB用一个用一个4针插头作为标准插头，采用菊花链形式可以把所针插头作为标准插头，采用菊花链形式可以把所有的外设连接起来，最多可以连接有的外设连接起来，最多可以连接127个外部设备，并且不会个外部设备，并且不会损失带宽。损失带宽。USB需要主机硬件、操作系统和外设三个方面的需要主机硬件、操作系统和外设三个方面的支持才能工作。目前的主板一般都采用支持支持才能工作。目前的主板一般都采用支持USB功能的控制功能的控制芯片组，芯片组，USB支持热插拔，连接灵活，独立供电等优点，可支持热插拔，连接灵活，独立供电等优点，可以连接鼠标、键盘、打印机、扫描仪、摄像头、闪存盘等，以连接鼠标、键盘、打印机、扫描仪、摄像头、闪存盘等，几乎所有的外部设备。几乎所有的外部设备。USB接口接口(4)并行并行I/O接口接口(硬盘接口硬盘接口)P.180IDE(Integrated Drive Electronics)ATAIDE即即“电子集成驱动器电子集成驱动器”，它的本意是指把，它的本意是指把“硬盘控制器硬盘控制器”与与“盘体盘体”集成在一起的硬盘驱动器。把盘体与控制器集成集成在一起的硬盘驱动器。把盘体与控制器集成在一起的做法减少了硬盘接口的电缆数目与长度，数据传输在一起的做法减少了硬盘接口的电缆数目与长度，数据传输的可靠性得到了增强，硬盘制造起来变得更容易，因为硬盘的可靠性得到了增强，硬盘制造起来变得更容易，因为硬盘生产厂商不需要再担心自己的硬盘是否与其它厂商生产的控生产厂商不需要再担心自己的硬盘是否与其它厂商生产的控制器兼容。对用户而言，硬盘安装起来也更为方便。制器兼容。对用户而言，硬盘安装起来也更为方便。IDE这一这一接口技术从诞生至今就一直在不断发展，性能也不断的提高，接口技术从诞生至今就一直在不断发展，性能也不断的提高，其拥有的价格低廉、兼容性强的特点，为其造就了其它类型其拥有的价格低廉、兼容性强的特点，为其造就了其它类型硬盘无法替代的地位。硬盘无法替代的地位。主板主板IDE接口接口 硬盘硬盘IDE接口接口SATA（Serial ATA）使用使用SATA（Serial ATA）口的硬盘又叫串口硬盘，是未来）口的硬盘又叫串口硬盘，是未来PC机硬盘的趋势。机硬盘的趋势。Serial ATA采用串行连接方式，嵌入式时采用串行连接方式，嵌入式时钟信号，具备了更强的纠错能力，与以往相比其最大的区别钟信号，具备了更强的纠错能力，与以往相比其最大的区别在于能对传输指令（不仅仅是数据）进行检查，如果发现错在于能对传输指令（不仅仅是数据）进行检查，如果发现错误会自动矫正，这在很大程度上提高了数据传输的可靠性。误会自动矫正，这在很大程度上提高了数据传输的可靠性。串行接口还具有结构简单、支持串行接口还具有结构简单、支持热插拔热插拔的优点。的优点。SATA接口硬盘接口硬盘 主板上的主板上的 SATA接口接口4.32位微型计算机总线结构位微型计算机总线结构(P.188)（1）结构发展过程）结构发展过程（2）目前的流行结构（南北桥结构）目前的流行结构（南北桥结构）ISA卡卡 ISA卡卡ISA总线总线 CPU（Pentium）L2 Cache一般为一般为512KB DRAM与与L2 控制器控制器局部总线到局部总线到PCI桥桥（北桥）（北桥）主存主存DRAM 8-256MB PCI卡卡 PCI卡卡PCI到到ISA桥桥电路电路（南桥（南桥)PCI总线总线 USB接口接口 IDE接口接口CPU总线总线主板上的北桥芯片主板上的北桥芯片主板上的南桥芯片主板上的南桥芯片
