电子电路基础 第八章 逻辑门电路及组合逻辑电路.ppt

燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路本章的主要内容：本章的主要内容：1)1)基本逻辑运算及逻辑门电路基本逻辑运算及逻辑门电路 2)2)逻辑逻辑代数的基本运算法代数的基本运算法则则、公理、定理，、公理、定理，逻辑逻辑关关系式的化系式的化简简3)3)组组合合逻辑电逻辑电路的分析及路的分析及设计设计4)4)加法器、加法器、编码编码器、器、译码译码器器逻辑逻辑功能分析功能分析重点：重点：逻辑逻辑关系式的化关系式的化简简及及组组合合逻辑电逻辑电路的分析和路的分析和设计设计1/3/20231燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.1 8.1 8.1 8.1 逻辑代数及逻辑门电路逻辑代数及逻辑门电路逻辑代数及逻辑门电路逻辑代数及逻辑门电路一、逻辑代数及逻辑函数一、逻辑代数及逻辑函数一、逻辑代数及逻辑函数一、逻辑代数及逻辑函数逻辑逻辑代数的代数的产产生：生：1849年年英英国国数数学学家家乔乔治治布布尔尔(George Boole)首首先先提提出出，用用来来描描述述客客观观事事务务逻逻辑辑关关系系的的数数学学方方法法称称为为布布尔尔代代数数。后后来来被被广广泛泛用用于于开开关关电电路路和和数数字字逻逻辑辑电电路路的的分分析析与与设设计计所所以以也也称称为为开开关关代代数数或或逻辑代数。逻辑代数。逻逻辑辑代代数数中中用用字字母母A、B、C、等等表表示示变变量量逻逻辑辑变变量量，每每个个逻逻辑辑变变量量的的取取值值只只有有两两种种可可能能0和和1。它它们们也也是是逻逻辑辑代代数数中中仅仅有有的的两两个个常常数数。0和和1只只表表示示两两种种不不同同的的逻逻辑辑状状态态，不不表示数量大小。表示数量大小。A、B、C、等表示原等表示原变变量，量，等表示反等表示反变变量。量。可用可用F表示表示电电路的路的输输出。出。逻辑逻辑函数可表示函数可表示为为1/3/20232燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.1 8.1 8.1 8.1 逻辑代数及逻辑门电路逻辑代数及逻辑门电路逻辑代数及逻辑门电路逻辑代数及逻辑门电路二、逻辑运算及逻辑门二、逻辑运算及逻辑门二、逻辑运算及逻辑门二、逻辑运算及逻辑门(一一一一)基本逻辑运算与逻辑函数基本逻辑运算与逻辑函数基本逻辑运算与逻辑函数基本逻辑运算与逻辑函数三三种种基基本本运运算算是是：与与、或或、非非（反反）。它它们们都都有有集集成成门门电电路路与与之之对对应应，与与门门、或或门门和非和非门门。1.“与与”逻辑及逻辑及“与门与门”逻逻辑辑关关系系：决决定定事事件件的的全全部部条条件件都都满满足足时时，事事件件才才发发生生。这这就就是是与与逻逻辑。辑。用用1 1表表示示开开关关接接通通，0 0表表示示开开关关的的断断开；开；1表示灯亮，可得如下表示灯亮，可得如下真真值值表表：与逻辑的逻辑表达式为：与逻辑的逻辑表达式为：F=A B或或F=AB用集成逻辑门电路实现与逻辑关系，即为逻辑门，与门的逻辑用集成逻辑门电路实现与逻辑关系，即为逻辑门，与门的逻辑逻辑逻辑符号符号为：为：只有只有输输入全入全为为1 1 时时，输输出才出才为为1 1111001010000FBA与门与门有有0 0出出0 0全全1 1出出1 1门电路的逻辑关系可以用波形图表示。门电路的逻辑关系可以用波形图表示。1/3/20233燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.1 8.1 8.1 8.1 逻辑代数及逻辑门电路逻辑代数及逻辑门电路逻辑代数及逻辑门电路逻辑代数及逻辑门电路2.或运算、或逻辑、或门或运算、或逻辑、或门 逻逻辑辑关关系系：决决定定事事件件的的诸诸条条件件中中，只只要要有有任任意意一一个个满满足足，事事件件就就会会发发生生。这就是这就是或或逻辑。逻辑。真值表真值表有有1 1出出1 1全全0 0出出0 0或逻辑的逻辑表达式为：或逻辑的逻辑表达式为：F=A+B可用逻辑或门实现这种运算，或门的逻辑可用逻辑或门实现这种运算，或门的逻辑符号符号为：为：或门或门或门的波形为：或门的波形为：1/3/20234燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.1 8.1 8.1 8.1 逻辑代数及逻辑门电路逻辑代数及逻辑门电路逻辑代数及逻辑门电路逻辑代数及逻辑门电路3.非运算、非逻辑、非门非运算、非逻辑、非门 逻逻辑辑关关系系：决决定定事事件件的的条条件件满满足足，事事件件不不会会发发生生；条条件件不不满满足足时时，事事件件才才发生。这就是发生。这就是非非逻辑。逻辑。真值表真值表有有0 0出出1 1有有1 1出出0 0非逻辑的逻辑表达式为：非逻辑的逻辑表达式为：可用逻辑非门实现这种运算，非门的逻辑可用逻辑非门实现这种运算，非门的逻辑符号符号为：为：非门非门非门的波形为：非门的波形为：1/3/20235燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.1 8.1 8.1 8.1 逻辑代数及逻辑门电路逻辑代数及逻辑门电路逻辑代数及逻辑门电路逻辑代数及逻辑门电路(二二)复合复合逻辑逻辑运算及其复合运算及其复合门门 用两个以上基本运算构成的用两个以上基本运算构成的逻辑逻辑运算。包括运算。包括与非、或非、与或非、异或与非、或非、与或非、异或和同或和同或运算。和三个基本运算一运算。和三个基本运算一样样，它，它们们都有集成都有集成门电门电路与之路与之对应对应。真真值值表（除与或非运算外表（除与或非运算外）逻辑门逻辑门符号：符号：1/3/20236燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.1 8.1 8.1 8.1 逻辑代数及逻辑门电路逻辑代数及逻辑门电路逻辑代数及逻辑门电路逻辑代数及逻辑门电路异或的逻辑式异或的逻辑式 两个变量取相同值时，输出为两个变量取相同值时，输出为0 0；取不同值时，输出为；取不同值时，输出为1 1同或的逻辑式同或的逻辑式 两个变量取相同值时，输出为两个变量取相同值时，输出为1 1；取不同值时，输出为；取不同值时，输出为0 0与或非与或非逻辑逻辑A与与B等于等于1，或者，或者C与与D等于等于1，F F等于等于0 0。逻辑逻辑符号：符号：三三态态与非与非门门实实际际用用中中有有时时需需要要将将两两个个和和多多个个与与非非门门的的输输出出端端接接在在同同一一线线上上，需需要要一种输出端除一种输出端除0 0和和1 1两种状态外的第三种状态，即开路状态。两种状态外的第三种状态，即开路状态。1/3/20237燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.1 8.1 8.1 8.1 逻辑代数及逻辑门电路逻辑代数及逻辑门电路逻辑代数及逻辑门电路逻辑代数及逻辑门电路三、逻辑代数运算法则三、逻辑代数运算法则三、逻辑代数运算法则三、逻辑代数运算法则1.基本运算法则基本运算法则0A=0 1A=A AA=A 0+A=A 1+A=1 A+A=A 2.交换律交换律AB=BA A+B=B+A 3.结合律结合律ABC=(AB)C=A(BC)A+B+C=A+(B+C)=(A+B)+C 4.分配律分配律A(B+C)=AB+AC A+BC=(A+B)(A+C)证：证：(A+B)(A+C)=AA+AB+AC+BC=A+A(B+C)+BC=A1+(B+C)+BC=A+BC5.吸收律吸收律A(A+B)=A证：证：A(A+B)=AA+AB=A+AB=A(1+B)=AA+AB=A证：证：6.反演律反演律(摩根定律摩根定律)证：证：1/3/20238燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.1 8.1 8.1 8.1 逻辑代数及逻辑门电路逻辑代数及逻辑门电路逻辑代数及逻辑门电路逻辑代数及逻辑门电路四、逻辑函数的化简四、逻辑函数的化简四、逻辑函数的化简四、逻辑函数的化简(一一)应应用用逻辑逻辑代数运算法代数运算法则则化化简简1.并项法并项法利用公式利用公式可将两项并为一项。可将两项并为一项。2.吸收法吸收法利用公式利用公式A+AB=A，将，将AB项消去。项消去。利用公式利用公式，可消去多余因子。，可消去多余因子。3.拆项法拆项法利用公式利用公式将某项乘以将某项乘以，然后拆成两项，再分别与其他项合并。，然后拆成两项，再分别与其他项合并。4.添项法添项法利用公式利用公式A+A=A，可以将函数中重复或多次写入某一项，再合并化简。，可以将函数中重复或多次写入某一项，再合并化简。1/3/20239燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.1 8.1 8.1 8.1 逻辑代数及逻辑门电路逻辑代数及逻辑门电路逻辑代数及逻辑门电路逻辑代数及逻辑门电路(二二)应应用卡用卡诺图诺图化化简逻辑简逻辑函数函数卡诺图：与变量的最小项对应的按一定规则排列的方格图，每一小方格填卡诺图：与变量的最小项对应的按一定规则排列的方格图，每一小方格填入一个最小项。入一个最小项。最小项为满足下列条件的最小项为满足下列条件的“与与”项。项。1)1)各项都含有所有输入变量，每个变量是它的一个因子。各项都含有所有输入变量，每个变量是它的一个因子。2)2)各项中每个因子以原变量各项中每个因子以原变量(A，B，C，)的形式或以反变量的形式或以反变量的形式出现一次。的形式出现一次。如三变量的全部最小项为如三变量的全部最小项为n个变量有个变量有2n个组合，最小项有个组合，最小项有2n个，卡诺图个，卡诺图1.卡诺图卡诺图相应有相应有2n个小方格。个小方格。1/3/202310燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.1 8.1 8.1 8.1 逻辑代数及逻辑门电路逻辑代数及逻辑门电路逻辑代数及逻辑门电路逻辑代数及逻辑门电路2.应用卡诺图化简逻辑函数应用卡诺图化简逻辑函数应用卡诺图化简逻辑函数时，先将逻辑式中的最小项分别用应用卡诺图化简逻辑函数时，先将逻辑式中的最小项分别用1 1填入相应的小填入相应的小方格内。如果逻辑式中的最小项不全，则填写方格内。如果逻辑式中的最小项不全，则填写0或空着不填。如果逻辑式不或空着不填。如果逻辑式不是由最小项构成，一般应先化为最小项。是由最小项构成，一般应先化为最小项。化简方法：化简方法：1)1)将取值为将取值为1 1的相邻小方格圈在一起，相邻小方格包括最上行与最下行及最的相邻小方格圈在一起，相邻小方格包括最上行与最下行及最 左列与最右列同列或同行两端的两个小方格，称为逻辑相邻。左列与最右列同列或同行两端的两个小方格，称为逻辑相邻。2)2)圈的个数应最少，圈内小方格个数应尽可能多。每圈一个新圈时，必须包圈的个数应最少，圈内小方格个数应尽可能多。每圈一个新圈时，必须包 含至少一个未被圈过的取值为含至少一个未被圈过的取值为1 1的小方格；每一个取值为的小方格；每一个取值为1 1的小方格可被圈的小方格可被圈 多次，但不能遗漏。多次，但不能遗漏。3)3)按着循环码排列变量取值时，相邻小方格中最小项之间只有一个变量取值按着循环码排列变量取值时，相邻小方格中最小项之间只有一个变量取值 不同。相邻的两项可合并为一项，消去一个因子；相邻的四项可合并为一不同。相邻的两项可合并为一项，消去一个因子；相邻的四项可合并为一 项，消去两个因子；依此类推，相邻的项，消去两个因子；依此类推，相邻的2 2n项可合并为一项，消去项可合并为一项，消去n个因子。个因子。4)4)将合并的结果相加，即为所求的最简将合并的结果相加，即为所求的最简“与或与或”式。式。例例8-6 化简化简 BA0101111A1/3/202311燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.1 8.1 8.1 8.1 逻辑代数及逻辑门电路逻辑代数及逻辑门电路逻辑代数及逻辑门电路逻辑代数及逻辑门电路例例8-8 应用卡诺图化简应用卡诺图化简 BCA000111100 01321 45761111例例8-10 应用卡诺图化简应用卡诺图化简 CD AB0001111000013201457611121315141089111011111111111/3/202312燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.1 8.1 8.1 8.1 逻辑代数及逻辑门电路逻辑代数及逻辑门电路逻辑代数及逻辑门电路逻辑代数及逻辑门电路例例8-11 化简化简 CDAB000111100001320145761112131514108911101111111111/3/202313燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.2 8.2 8.2 8.2 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 由门电路组成的逻辑电路称为组合逻辑电路，简称组合电由门电路组成的逻辑电路称为组合逻辑电路，简称组合电路。其路。其特点是在任意时刻，电路的输出状态仅取决于该时刻各特点是在任意时刻，电路的输出状态仅取决于该时刻各输入状态的组合，而与电路的原状态无关。输入状态的组合，而与电路的原状态无关。组合电路是一种组合电路是一种无无记忆功能记忆功能的逻辑电路。的逻辑电路。组合电路的分析是根据给出的逻辑电路，从输入端开始逐组合电路的分析是根据给出的逻辑电路，从输入端开始逐级推导出输出端的逻辑函数表达式，并依据该表达式，列出真级推导出输出端的逻辑函数表达式，并依据该表达式，列出真值表，从而确定该组合电路的逻辑功能。其分析步骤如下：值表，从而确定该组合电路的逻辑功能。其分析步骤如下：一、组合电路的分析一、组合电路的分析由逻辑图写出各门电路输出端的逻辑表达式；由逻辑图写出各门电路输出端的逻辑表达式；化化简和和变换各各逻辑表达式；表达式；列写列写逻辑真真值表；表；根据真根据真值表和表和逻辑表达式，确定表达式，确定该电路的功能。路的功能。1/3/202314燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.2 8.2 8.2 8.2 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路例例8-12 分析如图所示电路的逻辑功能。分析如图所示电路的逻辑功能。解解 写出逻辑表达式并化简写出逻辑表达式并化简 列写逻辑真值表列写逻辑真值表 逻辑功能分析逻辑功能分析 两个变量取相同值时，输出为两个变量取相同值时，输出为1 1；取不同值时，输出为；取不同值时，输出为0 0同或逻辑同或逻辑1/3/202315燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.2 8.2 8.2 8.2 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路例例8-13 分析图分析图8-33所示电路的逻辑功能。所示电路的逻辑功能。解解 写出逻辑表达式并化简写出逻辑表达式并化简 列写逻辑真值表列写逻辑真值表 逻辑功能分析逻辑功能分析只有只有A、B、C全为全为0或或全为全为1时，输出时，输出F才为才为1。故该电路称为故该电路称为“判一致判一致电路电路”，可用于判断三可用于判断三个输入端的状态是否个输入端的状态是否一致。一致。1/3/202316燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.2 8.2 8.2 8.2 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 组合电路设计与组合电路分析过程相反，它是根据给定的逻辑组合电路设计与组合电路分析过程相反，它是根据给定的逻辑功能要求，设计能实现该功能的最简单的电路。其设计步骤功能要求，设计能实现该功能的最简单的电路。其设计步骤如下：如下：二、组合电路的设计二、组合电路的设计二、组合电路的设计二、组合电路的设计 根据根据给定定设计问题的的逻辑关系或关系或逻辑要求，列出真要求，列出真值表；表；根据真根据真值表写出表写出逻辑表达式；表达式；化化简或或变换逻辑表达式；表达式；根据最根据最简的的逻辑表达式画出相表达式画出相应的的逻辑电路路图。1/3/202317燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.2 8.2 8.2 8.2 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 例例8-14 试设计一个三输入的三位奇数校验电路。要求输入试设计一个三输入的三位奇数校验电路。要求输入A、B、C中有中有奇数个奇数个1时，输出为时，输出为1，否则输出为，否则输出为0。A B CFA B CF0 0 00 0 10 1 00 1 101101 0 01 0 11 1 01 1 11001解解 根据题意列出逻辑真值表。根据题意列出逻辑真值表。由真值表写出逻辑表达式：由真值表写出逻辑表达式：化简该逻辑表达式。化简该逻辑表达式。可见上述逻辑表达式已经是最简的。可见上述逻辑表达式已经是最简的。1/3/202318燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.2 8.2 8.2 8.2 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 画出逻辑电路图。如果输入只给出原变量，对所用器件没有要求，画出逻辑电路图。如果输入只给出原变量，对所用器件没有要求，则可画出如图所示的逻辑电路。则可画出如图所示的逻辑电路。ABCF1/3/202319燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.2 8.2 8.2 8.2 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路如果输入只给出原变量，要求只用与非门实现，则应对上述逻辑表达如果输入只给出原变量，要求只用与非门实现，则应对上述逻辑表达式用摩根律进行变换：式用摩根律进行变换：1/3/202320燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.2 8.2 8.2 8.2 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 例例8-15 某某工工厂厂有有A、B、C三三个个车车间间和和一一个个自自备备电电站站，站站内内有有两两台台发发电电机机G1和和G2。G1的的容容量量是是G2的的两两倍倍。如如果果一一个个车车间间开开工工，只只需需G2运运行行即即可可满满足足要要求求；如如果果两两个个车车间间开开工工，只只需需G1运运行行；若若三三个个车车间间同同时时开开工工，则则G1和和G2均需运行。试画出控制均需运行。试画出控制G1和和G2运行的逻辑图。运行的逻辑图。解解 用用A、B、C分分别别表表示示三三个个车车间间的的开开工工状状态态：开开工工为为1，不不开开工工为为0；G1和和G2运行为运行为1，停机为，停机为0。根据根据题题意列出意列出逻辑逻辑真真值值表。表。A B CG1G20 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111011010011/3/202321燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.2 8.2 8.2 8.2 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 由逻辑真值表写出逻辑表达式并化简由逻辑真值表写出逻辑表达式并化简 由逻辑表达式画出逻辑电路图如图所示。由逻辑表达式画出逻辑电路图如图所示。1/3/202322燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.2 8.2 8.2 8.2 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路三、组合电路的应用三、组合电路的应用Ai BiCi0 00 11 01 101100001 只求本位和没有相邻低位进位的加法称为半加（如个位加）。只求本位和没有相邻低位进位的加法称为半加（如个位加）。(一一)加法器加法器1.半加器半加器真值表真值表半加器的逻辑图及逻辑符号半加器的逻辑图及逻辑符号1/3/202323燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.2 8.2 8.2 8.2 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路2.全加器全加器Ai Bi Ci-1Si CiAi Bi Ci-1Si Ci0 0 00 0 10 1 00 1 10 01 01 00 11 0 01 0 11 1 01 1 11 00 10 11 1 所所谓谓全全加加是是指指除除本本位位外外还还有有低低位位的的进进位位参参与与相相加加的的加加法法。因因此此，在在设设计计全全加加器器时时，不不仅仅要要考考虑虑本本位位的的两两个个加加数数Ai、Bi，还还必必须须考考虑虑来来自自相相邻邻低低位的进位位的进位Ci-1。全加器的真值表。全加器的真值表。1/3/202324燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.2 8.2 8.2 8.2 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路由真值表可写出全加和由真值表可写出全加和Si和进位和进位Ci的逻辑式：的逻辑式：全加器的逻辑图和逻辑符号全加器的逻辑图和逻辑符号1/3/202325燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.2 8.2 8.2 8.2 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路(二二)编码器编码器1编码编码不不同同的的数数码码不不仅仅可可以以表表示示数数量量的的不不同同大大小小，而而且且还还能能用用来来表表示示不不同同的的事事物物或或一些文一些文字符号信息，此字符号信息，此时该时该数数码码称称为为代代码码。把把若若干干个个二二进进制制数数码码0和和1按按一一定定规规律律编编排排在在一一起起，组组成成不不同同的的代代码码，并并且且赋赋予每予每组组代代码码以特定的含以特定的含义义，叫做，叫做编码编码。编编制代制代码时码时，要遵循一定的，要遵循一定的规则规则，这这些些规则规则称称为为码码制制。(1)二二进进制制编码编码用二用二进进制代制代码码表示有关表示有关对对象象(文字符号信息文字符号信息)的的过过程叫做程叫做二二进进制制编码编码。n位位二二进进制制代代码码有有 2n种种取取值值可可能能，可可以以表表示示 2n个个信信号号。对对N个个信信息息进进行行编编码码时时，可用公式可用公式2nN来确定需要使用的二来确定需要使用的二进进制代制代码码的位数的位数n。(2)二二-十十进进制制编码编码用用二二进进制制数数形形式式表表示示十十进进制制数数的的编编码码称称为为十十进进制制数数的的二二进进制制编编码码，简简称称二二-十十进进制制编码编码，也称，也称BCD码码。二二-十十进进制制编编码码用用4位位二二进进制制数数表表示示1位位十十进进制制数数符符。4位位二二进进制制数数有有16种种不不同同的的组组合合,十十进进制数的制数的10个数符只需要其中的个数符只需要其中的10种种组组合合,因此有不同因此有不同编码编码方案。方案。1/3/202326燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.2 8.2 8.2 8.2 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 编码编码种种类类十十进进制数制数8421码码2421(A)码码2421(B)码码5211码码余三余三码码格雷格雷码码右移右移码码012345678900000001001000110100010101100111100010010000000100100011010001010110011111101111000000010010001101001011110011011110111100000001010001010111100010011100110111110011010001010110011110001001101010111100000000010011001001100111010101001100110100000100001100011100111101111101111001110001100001权权23222120842121222120242124215211无无权码权码（单单步步码码）常用常用BCD码码1/3/202327燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.2 8.2 8.2 8.2 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 二二-十十进进制制码码种种类类繁繁多多，大大致致可可分分为为有有权权码码和和无无权权码码两两大大类类。表表中中的的前前四四种种为为有有权权码码，即即每每位位都都对对应应着着一一个个固固定定的的位位权权值值。如如8421BCD码码，自自高高位位到低位，各位的位权值为到低位，各位的位权值为23222120，即，即8421。如如果果将将每每个个代代码码看看作作一一个个4为为二二进进制制数数，那那么么这这二二进进制制数数的的值值恰恰好好对对应应着着它所代表的十进制数的大小。它所代表的十进制数的大小。例例8-16 8-16 用用8421BCD码表示十进制数码表示十进制数468468。解解468010001101000所以所以（468）10=（010001101000）8421BCD注意：每注意：每4 4位位BCDBCD码表示码表示1 1位十进制数，位十进制数，BCDBCD码前面的码前面的“0 0”不可以省略。不可以省略。1/3/202328燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.2 8.2 8.2 8.2 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路2编码器编码器分分析析编编码码器器的的逻逻辑辑功功能能，可可以以用用组组合合电电路路的的分分析析方方法法。即即先先根根据据逻逻辑辑图图写写出输出的逻辑表达式，再写出真值表，进而得出其逻辑功能。出输出的逻辑表达式，再写出真值表，进而得出其逻辑功能。用以完成编码的数字电路，称之为编码器。用以完成编码的数字电路，称之为编码器。(1)二进制编码器二进制编码器二进制编码器二进制编码器：用：用n位二进制代码对位二进制代码对N=2n个一般信号进行编码的逻辑装置。个一般信号进行编码的逻辑装置。3 3位二进制编码器位二进制编码器输输 入入输输 出出Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0A B C0 0 0 0 0 0 0 10 0 0 0 0 0 1 00 0 0 0 0 1 0 00 0 0 0 1 0 0 00 0 0 1 0 0 0 00 0 1 0 0 0 0 00 1 0 0 0 0 0 01 0 0 0 0 0 0 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11/3/202329燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.2 8.2 8.2 8.2 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路键控键控8421BCD码编码器码编码器1100用于判断是否有键被按下用于判断是否有键被按下1/3/202330燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.2 8.2 8.2 8.2 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路输输 入入S9 S8 S7 S6 S5 S4 S3 S2 S1 S0输输 出出A B C D S 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 10 0 0 00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1011111111111/3/202331燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.2 8.2 8.2 8.2 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路(三三)译码器译码器变量译码器变量译码器 码制变换译码器码制变换译码器 数码显示译码器数码显示译码器如：如：三位二进制代码三位二进制代码八个对应输出信号八个对应输出信号输出是一组高、低电平信号。输出是一组高、低电平信号。二进制译码器二进制译码器输入是一组二进制代码，输入是一组二进制代码，分类分类1/3/202332燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.2 8.2 8.2 8.2 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路10111111110三位二进制译码器三位二进制译码器3 3线线8 8线译码器线译码器010(1)二进制译码器二进制译码器1/3/202333燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.2 8.2 8.2 8.2 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路真值表真值表 输输 入入输输 出出A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 01/3/202334燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.2 8.2 8.2 8.2 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路为直观地显示出数字系统的运行状态及工作数据，需要用到为直观地显示出数字系统的运行状态及工作数据，需要用到数码显示器件数码显示器件（数码管）（数码管）数数码码显显示示器器件件半导体数码管半导体数码管荧光数码管荧光数码管辉光数码管辉光数码管液晶显示器液晶显示器(2)二十进制显示译码器二十进制显示译码器半导体数码管半导体数码管(LED 数码管数码管)共阴极共阴极共阳极共阳极1/3/202335燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.2 8.2 8.2 8.2 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路七段显示译码器七段显示译码器功能：功能：把把8421二十进制代码译成对应于数码管的十个字段信号，驱动数二十进制代码译成对应于数码管的十个字段信号，驱动数码管，显示出相应的十进制数码码管，显示出相应的十进制数码常用的器件为常用的器件为CT74LS2471/3/202336燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.2 8.2 8.2 8.2 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路控制端控制端输入端输入端输出端 试灯输入试灯输入端端灭灯输入端灭灯输入端灭灭0 输入端输入端1/3/202337燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.2 8.2 8.2 8.2 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路CT74LS2470 00 01 11 10 00 00 00 00 01 11 1七段译码器和数码管的联接图七段译码器和数码管的联接图1/3/202338燕山大学电气工程学院燕山大学电气工程学院第八章第八章第八章第八章 逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路逻辑门电路及组合逻辑电路8.2 8.2 8.2 8.2 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路功能和功能和十十进进制数制数输输 入入输输 出出显显示示A3 A2 A1 A0试试灯灯01 0 0 0 0 0 0 08灭灭灯灯 0 1 1 1 1 1 1 1全全灭灭灭灭01010 0 0 0 1 1 1 1 1 1 1灭灭001234567891111111111111111111110 0 0 00 0 0 10