2023年本科生计算机组成原理题库期末试卷及答案参考资料.doc

本科生期末试卷十七一、选择题（每小题1分，共10分）1 50年代，为了发挥_的效率，提出了_技术，从而发展了操作系统，通过它对_进行管理和调度。A.计算机 操作系统 计算机B.计算 并行 算法C.硬件设备 多道程序 硬软资源D.硬件设备 晶体管 计算机2 下列表达式中对的的运算结果为_。A.（10101）2×（2）10=（20232）2B.（10101）3×（2）10=（20232）3C.（10101）3×（3）10=（30303）3D.（101010）3-（20232）3=（11011）33 算术/逻辑运算单元74181ALU可完毕_。A.16种算术运算功能 B.16种逻辑运算功能C.16种算术运算功能和16种逻辑运算功能 D. 4位乘法运算和除法运算功能4 某计算机字长为32位，其存储容量为16M×32位，它的地址线和数据线的总和是_。A.16 B. 32 C. 64 D. 565 采用虚拟存贮器的重要目的是_。A. 提高主存贮器的存取速度B. 扩大主存贮器的存贮空间，并能进行自动管理和调度 C. 提高外存贮器的存取速度 D. 扩大外存贮器的存贮空间6 程序控制类指令的功能是_。A.进行算术运算和逻辑运算 B.进行主存与CPU之间的数据传送C.进行CPU和I/O设备之间的数据传送 D.改变程序执行的顺序7 由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用_来规定。A.主存中读取一个指令字的最短时间 B.主存中读取一个数据字的最长时间C.主存中写入一个数据字的平均时间 D.主存中取一个数据字的平均时间8 系统总线中控制线的功能是_。A.提供主存、I/O接口设备的控制信号和响应信号B.提供数据信息C.提供时序信号D.提供主存、I/O接口设备的响应信号9 计算机的外围设备是指_。A.输入/输出设备 B.外存储器C.远程通信设备 D.除了CPU和内存以外的其它设备10 某中断系统中，每抽取一个输入数据就需要中断CPU一次，中断解决程序接受取样的数据，并将其保存到主存缓冲区内。该中断解决需要x秒。另一方面，缓冲区内每存储N个数据，主程序就将其取出进行解决，这种解决需要y秒。因此该系统可以跟踪到每秒_次中断请求。A.N/（Nx+y） B.N/（x+y）N C.min1/x，1/y D.max1/x，1/y二、填空题（每小题3分，共15分）1重写型光盘分A_和B_两种，用户可对这类光盘进行C_信息。2 计算机系统中，下列部件都可以存储信息：主存CPU内的通用寄存器cache磁带磁盘。按照CPU存取速度排列，由快到慢依次为A_，其中，内存涉及B_；属于外存的是C_。3 多路型DMA控制器不仅在A_上并且在B_上可以连接多个设备，适合于连接C_设备。4 总线同步定期协议中，事件出现在总线的A_由B_信号拟定，C_周期的长度是固定的。5 RISC机器一定是A_CPU，但后者不一定是RISC机器。奔腾CPU是B_CPU，但奔腾机是C_机器。三、（10分）证明： X+Y移=X移+Y补 （mod 2n+1）四、（9分）某机字长32位，定位表达，尾数31位，数符1位，问：(1) 定点原码整数表达时，最大正数是多少？最小负数是多少？(2) 定点原码小数表达时，最大正数是多少？最小负数是多少？五、（9分）如图B17.1表达用快表（页表）的虚实地址转换条件，快表放在相联存贮器中，其容量为8个存贮单元，问：（1）CPU按虚地址1去访问主存时主存的实地址码是多少？（2）当CPU按虚地址2去访问主存时主存的实地址码是多少？（3）当CPU按虚地址3去访问主存时主存的实地址码是多少？ 虚拟地址 页号 页内地址 33 25 7 6 4 15 5 304202338000960006000040000800005400070000页号该页在主存中的起始地址15032470128480516123图B17.1 六、（9分）某机有8条微指令I1-I8，每条微指令所包含的微指令控制信号如表所示， a-j分别相应10种不同性质的微命令信号，假设一条微指令的控制字段为8位，请安排微指令的控制字段格式。微指令微指令信号abcdfgijeh·······I1I2I3I4I5I6I7I8七（10分）试推导磁盘存储器读写一块信息所需总时间的公式。八（9分）如图B17.2所示的系统中断机构是采用单级优先中断结构，设备C有最高优先权，设备B次之，设备A又次之。规定CPU在执行完当前指令时转而对中断请求进行服务，现假设：TDC为查询链中每个设备的延迟时间，TA、TB、TC分别为设备A、B、C的服务程序所需的执行时间，TS、TR为保存现场和恢复现场合需时间。试问：在此环境下，此系统在什么情况下达成中断饱和？即在保证请求服务的三个设备都不会丢失信息的条件下，允许出现中断的极限频率有多高？注意，“中断允许”机构在确认一个新中断之前，先要让即将被中断的程序的一条指令执行完毕。 图B17.2九（10分）用512K*16位的FLASH存储器芯片组成一个2M*32的半导体只读存储器，试问： 1）数据寄存器多少位？ 2）地址寄存器多少位？ 3）共需要多少个这样的器件？ 4）画出此存储器的组成框图.十、（9分）下表刊出Pentium的寻址方式有效地址E算法，请在第2列中填写寻址方式名称。序号寻址方式名称有效地址E算法说明（1）操作数在指令中（2）操作数在某个寄存器内，指令给出寄存器号（3）E=DDisp为偏移量（4）E=(B)B为基址寄存器（5）E=(B)+D（6）E=(I)S+DI为变址寄存器，S为比例因子（1，2，4，8）（7）E=(B)+(I)+D（8）E=(B)+(I)S+D（9）指令地址=(PC)+DPC为程序计数器或当前指令指针寄存器 本科生期末试卷十七答案一、 选择题1C 2B 3C 4D 5B 6D 7A 8A 9D 10A二、 填空题1A磁光盘 B相变盘 C随机写入、擦除或重写2A B C3A物理 B 逻辑 C慢速4A时刻 B总线时钟 C总线5A流水 B流水 CCISC三证明：由移码定义有x移=2n + x 2n > x -2n ,同时由补码的定义y补=2n+1+y x移+y补=2n + x+2n+1+y =2n+1+(2n+(x+y) 即 x+y移 = x移+y补 (mod 2n+1)四解：（1） 定点原码整数表达时， 最大正数值 = （231 1 ）10 最小负数值 = -（231 1 ）10 （2）定点原码小数表达时， 最大正数值 =（1 - 231 ）10 最小负数值 =(1 - 231 )10五解：（1） 用虚拟地址为1的页号15作为快表检索项，查得页号为15的页在主存中的起始地址为80000，故将80000与虚拟地址中的页内地址码0324相加，求得主存实地址码为80324。 （2） 主存实地址码 = 96000 + 0128 = 96128（3） 虚拟地址3的页号为48，当用48作检索项在快表中检索时，没有检索到页号为48的页面，此时操作系统暂停用户作业程序的执行，转去执行查页表程序。如该页面在主存中，则将该页号及该页在主存中的起始地址写入主存；如该页面不存在，则操作系统要将该页面从外存调入主存，然后将页号及其在主存中的起始地址写入快表。六解：为了压缩指令字的长度，必须设法把一个微指令周期中的互斥性微命令信号组合在一个小组中，进行分组译码。经分析，（e ,f ,h）和（b, i, j）可分别组成两个小组或两个字段，然后进行译码，可得六个微命令信号，剩下的a, c, d, g 四个微命令信号可进行直接控制，其整个控制字段组成如下： 01e 01b 直接控制 10f 10i a c d g 11h 11j× × × × ×× ×× 4位 2位 2位 七解：设读写一块信息所需总时间为Tb，平均找届时间为Ts，平均等待时间为TL，读写一块信息的传输时间为Tm，则：Tb=TsTLTm。假设磁盘以每秒r的转速率旋转，每条磁道容量为N个字，则数据传输率=rN个字/秒。又假设每块的字数为n，因而一旦读写头定位在该块始端，就能在Tm（n / rN）秒的时间中传输完毕。TL是磁盘旋转半周的时间，TL=（1/2r）秒，由此可得： Tb=Ts1/2rn/rN 秒 八解：假设主存工作周期为TM，执行一条指令的时间也设为TM 。则中断解决过程和各时间段如图B17.3所示。当三个设备同时发出中断请求时，依次解决设备A、B、C的时间如下： tA = 2TM +3TDC + TS + TA + TR tB = 2TM +2TDC + TS + TB+ TRtC = 2TM + TDC + TS + TC + TR达成中断饱和的时间为： T = tA + tB + tC 中断极限频率为：f = 1 / T 图B17.3九1） 数据寄存器32位2） 地址寄存器23位3） 共需要8片FLASH4） 存储器的组成原理入图B17.4 A22A21A20A2D31D0D15D0D31D160123FLASH512K16数据寄存器地址寄存器512K16CPU2:4译码器32位23位0···3图B17.4十1） 立即2） 寄存器3） 直接4） 基址5） 基址+偏移量6） 比例变址+偏移量7） 基址+变址+偏移量8） 基址+比例变址+偏移量9） 相对