2015年上半年数字逻辑作业(参考答案).docx

【1】把(AB3.5)16转换成二进制数。 A B 3 · 5 1010 1011 0011 · 0101【例1】三个人表决一件事情，结果按“少数服从多数”的原则决定，试用真值表来表示。解：第一步：设置自变量和因变量设三个人的意见为自变量分别是：A、B、C，并规定只能有同意和不同意两种意见。将表决结果因变量设置为F，显然也只有两种结果：通过和不通过。 第二步：状态赋值 对于自变量A、B、C，设同意为逻辑“1”，不同意为逻辑“0”；对因变量F，设事情通过为逻辑“1”，没有通过为逻辑“0”。 第三步：根据题意列出真值表如表2-1所示。表2-1 例1真值表ABCF（结果）00000010010001111000101111011111【例17】在数字逻辑学中，已知A+B=A+C，问B=C是否正确？答：B及C不一定相等。当A为1时，B和C取任何值等式A+B=A+C都成立；当A为0时，只有B=C时等式A+B=A+C才能成立。【例19】用布尔代数公式证明。 证明：左边= =右边【例31】用卡诺图法化简函数： F（A，B，C，D）=。 解：画四变量卡诺图，并进行圈合。如图2-20所示： 写出最简的及或式： F=BD+CD+A【例1】分析图3-2（a）所示的逻辑电路图，写出逻辑表达式、真值表并说明其逻辑功能。 解：根据逻辑图写出输出逻辑函数表达式： 根据函数表达式作出真值表如表3-1所示：表3-1真值表ABF000011101110 根据函数表达式和真值表可知逻辑图的功能相当于一个异或门，如果A、B相同，则F输出为0；A、B不相同时，则F输出为1。图3-2逻辑电路图【例1】分析图4-17所示的时序逻辑电路的逻辑功能，写出电路的激励方程、输出方程和次态方程，并画出电路的状态表及状态图。图4-17 时序电路图解：根据对电路的观察和电路组成的分析，该电路是米里型电路。 由给定电路图写出电路的激励方程 由给定的电路图写出输出出方程 由给定的电路及D触发器的特征征方程，得到电路的次态方程 根据上面三个方程式，可建立状态转移表，如表4-5所示。表4-5 状态转移表输入APS（现态）NS（次态）输出Z000010001100010110011001100111101000110010111100设状态a=00，状态b=01，状态c=10，状态d=11，则得到图4-18所示中的状态表。表中第一列为现态PS的四种可能状态；表中右边两列表示在相应的输入A和现态下，并且在CP脉冲作用下所建立的次态NS及产生的输出Z。为了更清楚地表示出时序电路的状态变化规律，根据状态表画出状态图，如图4-18中右边所示，箭头线的旁边标注表示输入/输出。由图可知，当输入A为0时，则每来一个CP脉冲，电路状态将沿着的途径变化一次，且在由d变为a时产生一个1输出；反之，当输入A=1时，则每来一个CP脉冲，电路状态将沿着的途径变化一次，且由a变为d时产生一个1输出。图4-18 状态表和状态图 说明时序电路的逻辑功能。实际应用中一个逻辑电路的输入和输出都有一定的物理含义。由状态表和状态图可分析得到，当输A=0时，电路是一个加法计数器，在时钟信号CP的连续作用下，Q2Q1的数值从00到11递增。如果从Q2Q1=00状态开始加入时钟信号，则Q2Q1数值可以表示输入的时钟脉冲数目。当A=1时，电路是一个减法计数器，在连续加入时钟脉冲时，Q2Q1的数值是从11到00递减的。第 2 页