数字电子技术基础试题及答案(一).docx

学院 专业（班级） 姓名 学号 密封装订线数字电子技术基础期末考试试卷1. 时序逻辑电路一般由 和 两分组成。2. 十进制数（56）10转换为二进制数为 和十六进制数为 。3. 串行进位加法器的缺点是 ，想速度高时应采用 加法器。4. 多谐振荡器是一种波形 电路，它没有稳态，只有两个 。5. 用6个D触发器设计一个计数器，则该计数器的最大模值 。 1写出函数F () =的反函数。2证明逻辑函数式相等：3已知逻辑函数 （3,5,8,9，10，12）+d(0,1,2)（1）化简该函数为最简及或式：（2）画出用两级及非门实现的最简及或式电路图：4555定时器构成的多谐振动器图1所示，已知R1=1K，R2=8.2K，0.1F。试求脉冲宽度T，振荡频率f和占空比q。密封装订线图15某地址译码电路如图2所示，当输入地址变量A70的状态分别为什么状态时， 、分别才为低电平（被译中）。6触发器电路就输入信号的波形如图3所示，试分别写出D触发器的Q和Q1的表达式，并画出其波形。图 1= Q1=7. 已知电路如图4所示，试写出:驱动方程；状态方程；输出方程；状态表；电路功能。 图41设计一个三变量偶检验逻辑电路。当三变量A、B、C输入组合中的“1” 的个数为偶数时1，否则0。选用8选1数选器或门电路实现该逻辑电路。要求：（1）列出该电路F()的真值表和表达式；（2）画出逻辑电路图。 A B C F2试用74161、3-8译码器和少量门电路，实现图5所示波形1、2，其中为输入波形。要求：（1）列出计数器状态及V01、 V02的真值表；（2）画出逻辑电路图。图574161十六进制计数器功能表输入输出 P TD C B A × 0 × × × × × × × 0 0 0 0­1 0 × ×d c b ad c b a­ 1 1 1 1 × × × ×计数×1 1 0 × × × × ×保持 ×1 1 × 0 × × × ×数字电路期末考试试卷评分标准课程名称 数字电子技术基础 B 卷一、填空题：（每题2分，共10分）1. 存储电路 ， 组合电路 。2. 111000 ， 38 3. 速度慢 ，超前进位4. 产生，暂稳态 5. 32 二、化简、证明、分析综合题：（每小题10分，共70分）1解：2 证明：左边3解：（1）化简该函数为最简及或式：00 01 11 10 00011110解：××1×010010001101 填对卡诺图2分圈对卡诺图2分由卡诺图可得：2分（2）画出用两级及非门实现的最简及或式电路图：则可得电路图如下：2分4解：T1=0.7（）·0.7（1+8.2）1030.110-6=0.644 2分0.7（）·0.7（1+28.2）1030.110-6=1.2183分3分 2分 5解： 6解： 1分 1 2分 Q12分设触发器初始状态为0态，波形如图3所示。图37. 解：驱动方程： 状态方程： （2分） 输出方程： （1分）状态表：（3分）从状态表可得：为受X控制的可逆4进制值计数器。（2分）1 解：（1）依题意得真值表如下3分A B CF0000110010201003011141000510116110171110 （2）由真值表可得：3分 （3） 选用8选1数选器实现该逻辑电路如下：4分2.解：（1） 从波形图上可得：该电路有5个状态，且电路为上升沿触发，电路为穆尔型时序电路。任取74161累加计数中的5个状态，这里取0000至0100共5个状态，任取一种映射得计数器状态及V01、 V02的真值表如下： 12 000000110001102001001300110040100003分（2）从真值表得： 1分用138实现该函数，当使能端失效时：1分保持权位一致性：得其中74161构成5进制加法计数器，1分得逻辑电路图如下：4分第 5 页