公务员考试专业科目：计算机——组成原理4575.pdf

第1页 专题一：计算机组成原理 1、计算机硬件基础知识：1.1 计算机系统结构 计算机的发展历史：1946 年，世界上第一台电子计算机 ENIAC 出现，之后经历了 5 个发展阶段：冯式结构计算机的组成部分：存储器、运算器、控制器、输入设备和输出设备。强化的概念：计算机的工作过程：一般是由用户使用各种编程语言把所需要完成的任务以程序的形式提交给计算机，然后翻译成计算机能直接执行的机器语言程序，在计算机上运行。计算机系统可以由下面的模型表示：计算机系统结构（computer architecture）：指机器语言级机器（物理机器）的系统结构，它主要研究软件、硬件功能分配，确定软件、硬件界面（机器级界面），即从机器语言程序员或编译程序设计者的角度所看到的机器物理系统的抽象。计算机组成（computer organization）：是指计算机系统的逻辑实现，包括机器内部数据流和控制流的组成以及逻辑设计等，其目标是合理的把各种部件、设备组成计算机，以实现特定的系统结构，同时满足所希望达到的性能价格比。计算机实现（computer implementation）是指计算机组成的物理实现。这几个概念之间的关系可以用下面的图加以说明：第2页 计算机系统的分类：Flynn 分类、冯氏分类、Handler 分类和 Kuck 分类；Flynn 分类：根据不同指令流数据流组织方式把计算机系统分成 4 类。（重点理解）指令流：机器指令的执行序列；数据流：由指令流调用的数据序列，包括输入数据和中间结果；多倍性：在系统性能的瓶颈部件上同时处于同样执行阶段的指令和数据的最大可能个数；I.单指令流单数据流 SISD如单处理机 II.单指令流多数据流 SIMD如相联处理机 III.多指令流单数据流 MISD如流水线计算机 IV.多指令流多数据流 MIMD如多处理机 冯氏分类：以最大并行度 Pm 把计算机系统结构分为 4 类，其中字宽 W 表示在一个字中同时处理的二进制位数，位宽 B 表示在一个位片中能同时处理的字数。I.字串位串 WSBS（serial）(parallel)II.字并位串 WPBS III.字串位并 WSBP IV.字并位并 WPBP Handler 分类：根据并行度和流水线处理的程度将计算机系统结构分成3 个层次 I.程序控制部件 PCU 的个数 K II.算术逻辑部件 ALU 或处理部件 PE 的个数 D III.每个算术逻辑部件包含基本逻辑线路 ELC 的套数 W Kuck 分类：与 Flynn 分类法类似，根据指令流、执行流和多倍性来分类。I.单指令流单执行流SISE典型的单处理机 II.单指令流多执行流 SIME带多操作部件的处理机 III.多指令流单执行流 MISE带指令级多道程序的单处理机 IV.多指令流多执行流 MIME多处理机 计算机不同级别程序员所见的计算机部分，透明性的概念：透明性：一种实际存在的事物或属性，从某个角度看似乎不存在的现象。低层机器级的概念结构和功能特性对于高级语言的程序员来说是透明的。1.2 计算机中的编码：(1)二进制、十进制和十六进制等常用数制及其相互转换：由于计算机的存储器和寄存器是两态部件，所以各种信息在计算机中是以二进制的方式存储和计算的。数制是由基数和基数个不同的数码组成的。BCD 码：十进制的二进制表示，0：0000 1：0001 2：0010 3：0011 4：0100 5：0101 6：0110 7：0111 8：1000 9：1001 十进制的 202 可以表示成 BCD 码为 0010 0000 0010；十六进制 二进制:十六进制表示法是用 16 位二进制数字组成的,每 4 位二进制数字表示一位十六进制数,十六进制的数字表示从 0-9,A,B,C,D,E,F 共十六个字符.十六进制与二进制相互转换就是一位十六进制字符与四位二进制数字的相互转换过程.十进制 二进制:十进制向二进制转换分两步进行:首先把该数的整数部分和小数部分转换为二进制数;然后再把这两部分合并起来即可.十进制的整数部分向二进制转换是通过对十进制不断的除2 取余数得到，十进制小数部分通过乘 2 取整的方法获得，直到小数部分为 0，所得到的整数部分就形成了二进制编码；同样的，二进制向十进制转换如下所示：十进制数 N=（RnRn-1.R1R0R-1.R-m）=Rn*2n+Rn-1*2n-1+.+R1*2+R0+R-1*2-1.R-m*2-m 八进制 二进制:二进制向八进制转换的方法是从小数点开始分别向左右每3 位二进制数编成一组,若不够 3 位,则小数点左侧的最高位和右侧的最低位用 0 补充,每一组用对应的八进制的数码表示即可;八进制向二进制转换的方法是从小数点开始,把每一位八进制的数码转换成对应的 3 位二进制即可.其小数点左侧的最高位或右侧的最低位的 0 可以省去.计算机中的二进制数运算方法：1 定点数运算：要判断是否溢出？()加法：X+Y=（X补+Y补）MOD 2 第3页 减法：X-Y=（X补+-Y补）MOD 2 乘法：采用原码比较方便，使用原码一位乘法来求两个定点数的乘积。运算规则为：乘积的符号位等于乘数和被乘数的符号位进异或；乘积的值等于两数绝对值之积，即乘数和被乘数的绝对值进行移位相加；除法：采用原码比较方便。运算规则为：商的符号位同定点数原码乘法的处理方法，由两数的符号位进行异或 两数的绝对值部分进行相除。2 浮点运算 1)加减法：a)对阶 b)尾数进行加、减运算 c)规格化 d)舍入 e)溢出判断 2)乘除法：浮点相乘，其积的阶码为两数阶码相加，积的尾数为两尾数相乘。浮点数相除，其商的阶码为两数阶码之差，商的尾数为两尾数相除。其结果都需要进行规格化处理，同时还需要进行溢出判断。逻辑代数的基本运算和逻辑表达式的化简：逻辑表达式就是以逻辑运算符把若干逻辑变量连接在一起表示某种关系的表达式。一个逻辑函数往往有多种不同的表达式。可以利用其本逻辑运算规律和一些常用的逻辑恒等式对逻辑表达式进行合并项、吸收项、配项、消去项等操作来化简。基本的逻辑运算有“与”、“或”、“非”、“异或”。常用的逻辑运算公式：交换律：A+B=B+A A*B=B*A 结合律：A+（B+C）=（A+B）+C 分配律：A*（B+C）=A*B+A*C A+（B*C）=（A+B）*（A+C）反演律：A+B=A*B 重叠律：A+A=A A*A=A 互补律：A+A=1 A*A=0 对合律：A=A 0-1 律：0+A=A A*A=0 定点数与浮点数的机内表示：定点数的表示方法：1.定点整数：（符号位）（最高数据位）。（最低数据位）2.定点小数：（符号位）小数点（最高数据位）。（最低数据位）浮点数表示方法：浮点数编码：符号位-阶码-尾数，阶码由移码表示，尾数由补码或原码表示；规格化处理：以纯小数表示尾数，分为原码和补码；原码、补码、反码、移码；数值数据的机器内表示形式称为机器码，机器码所代表的数值为该机器码的真值。原码表示：X=X 或 2n-1-X；+0 和-0 的表示不同；（定点整数）X=X或1-X；（定点小数）+0=00000000 -0=10000000 (2 的 n 次方-1个编码)补码表示：X=X 或 2n+X；（定点整数）X=X或2+X；（定点小数）0 的编码唯一；00000000 (2 的 n 次方个编码)-1=10000000(小数)-1=11111111（整数）反码表示：X=X或(2n-1)+X；（定点整数）X=X 或(2-2-n+1)+X （定点小数）+0=00000000 -0=11111111 (2 的 n 次方-1 个编码)第4页 移码表示：X=X 或 2 的(n-1)次方+X；0 表示方法唯一 10000000 (定点整数)X=1+X；（定点小数）0 的编码唯一：10000000 (2 的 n 次方个编码)ASCII 码及汉字编码等常用的编码：ASCII 码采用 7bit 编码，共有 128 种编码；表示 128 个不同的字符；计算机里存储和传送单位通常使用 Byte，所以 7 位的 ASCII 码也用一个字节来表示，最高一位没有用，通常也添 0，也可以把它作为校验位或用来扩展字符集。EBCDIC 码采用 8bit 编码，共有 256 个编码，表示 256 个不同字符；汉字编码：1.数字编码：每个汉字分配一个数字码，用以代表汉字；2.拼音码：用每个汉字的汉语拼音符号作为汉字的输入编码；3.字形码：以汉字的形状特点编码，例如五笔字型编码 汉字存储：以内码形式存放，以连续两个字节表示，两个字节的最高位均为 1，汉字的内码是在计算机内处理汉字信息时采用的机内代码，把汉字的输入编码称为外码。汉字输出：汉字的点阵字型码，点阵的密度决定了汉字的美观程度，汉字需要大量的存储空间，例如 16*16 点阵，每个汉字要占用 16*16=32Byte (7)数据校验码：计算机在存储和传送数据过程中，为了保证数据的准确性，一般都要进行数据校验和纠错。通常使用校验码的方法来检测数据是否出错。其基本思想是把数据可能出现的编码区分为合法编码和错误编码。使用校验码来查错，涉及到一个重要概念码距。它是指一个编码系统中任意两个合法编码之间至少有多少个二进制位不同。码距为 1 的编码是不能发现错误的。常用的校验码有 3 种。奇偶校验码：不能发现偶数位错误 该编码通过增加一位校验位来使编码中 1 的个数为奇数（奇校验）或者为偶数（偶校验）从而使码距变为 2，来检测数据代码中奇数出错的编码。因为其利用的是编码中 1 的个数的奇偶性作为依据，所以不能发现偶数位错误。校验位的添加方法有三种：水平奇偶校验码：对每个数据的编码添加校验位 垂直奇偶校验码：对一组数据的相同位添加一个校验位；水平垂直奇偶校验码：先对一组数据垂直校验，所得结果再添加一位水平校验位；海明校验码：也是利用奇偶性来检错和纠错，通过在数据之间插入 k 个校验位，扩大数据编码的码距，从而有能力检测出 n 位错，并能纠正 1 位或 n 位错。循环校验码（CRC）校验码：采用模 2 运算，可检测所有等于、小于校验位长度的突发错，利用生成多项式为 k 个数据位产生 r 个校验位进行编码，其编码长度为 n=k+rk,又称为（n，k）码，生成的多项式与被校验的数据无关。概念：编码效率=（log2（码字数）/总位数：例题：在无线电通信中常采用7 中取 3 定比码，它规定码字长为 7 位，并且其中总有且仅有 3 个“1”。这种码的编码效率为；35=举一个例子：关于二进制的编码的考试题目 根据“冗余校验”的思想，码距可用来判断使校验码制冗余的程度，并估价其查错、纠错能力。“8421”码的码距为 A，因而它 B。若一组海明（Hamming）码有效信息位 k=4，校验位 r=3，则其码距为 C，用它能够发现 D 位错，并可纠正 E 位错。A、C、D、E：0 1 2 3 4 7 B：能发现 1 位错 能纠正 1 位错 能发现并纠正 1 位错 不能查错、纠错 本题主要考查数据校验方法的相关知识。在这部分知识点中有个很重要的概念码距。码距是指一个编码系统中任意两个合法编 这里有个定理，即若一种校验码合法码字集的码矩为 2d+1，则它能够发现 2d 位错，并能纠正 d位错 A:2 B:4 C:4 D:3 E:2 1.3 存储器系统：第5页 概述：计算机中的存储系统是用来保存数据和程序的。对存储器最基本的要求就是存储容量要大、存取速度快、成本价格低。为了满足这一要求，提出了多级存储体系结构。一般可分为高速缓冲存储器、主存、外存 3 个层次，有时候还包括 CPU 内部的寄存器以及控制存储器。衡量存储器的主要因素：存储器访问速度、存储容量和存储器的价格；存储器的介质：半导体、磁介质和光存储器。存储器的组成：存储芯片+控制电路（存储体+地址寄存器+数据缓冲器+时序控制）；存储体系结构从上层到下层离 CPU 越来越远、存储量越来越大、每位的价格越来越便宜，而且访问的速度越来越慢 存储器系统分布在计算机各个不同部件的多种存储设备组成，位于 CPU 内部的寄存器以及用于 CU的控制寄存器。内部存储器是可以被处理器直接存取的存储器，又称为主存储器，外部存储器需要通过 I/O模块与处理器交换数据，又称为辅助存储器，弥补 CPU 处理器速度之间的差异还设置了 CACHE，容量小但速度极快，位于 CPU 和主存之间，用于存放 CPU 正在执行的程序段和所需数据。整个计算机的存储器体系结构可以用下面的图来说明：通常衡量主存容量大小的单位是字节或者字，而外存的容量则用字节来表示。字是存储器组织的基本单元，一个字可以是一个字节，也可以是多个字节。信息存取方式：信息的存取方式影响到存储信息的组织，常用的有4 种，顺序存取 存储器的数据是以记录的形式进行组织，对数据的访问必须按特定的线性顺序进行。磁带存储器的存取方式就是顺序存取。直接存取 共享读写装置，但是每个记录都有一个唯一的地址标识，共享的读写装置可以直接移动到目的数据块所在位置进行访问。因此存取时间也是可变的。磁盘存储器采用的这种方式。随机存取 存储器的每一个可寻址单元都具有唯一地址和读写装置，系统可以在相同的时间内对任意一个存储单元的数据进行访问，而与先前的访问序列无关。主存储器采用的是这种方式。相联存取 也是一种随机存取的形式，但是选择某一单元进行读写是取决于其内容而不是其地址。Cache 可能采 第6页 用该方法进行访问。衡量存储器系统性能的指标有以下几种：存取时间：一次读/写存储器的时间 存储器带宽：每秒能访问的位数。存储器周期：两次相邻的存取之间的时间 数据传输率：每秒钟数据传输的 bit 数目。主存储器：主存储器是指能由 CPU 直接编程访问的存储器，它存放需要执行的程序与需要处理的数据。因为它通常位于所谓主机的范畴，常称为内存。如果内存的地址为n 位，容量为 2 的 n 次。主存储器的种类很多，主要有：随机存储器（RAM）：可以读出和写入，随机访问存取，断电消失 只读存储器（ROM）：只能读出原有的内容，不能写入新内容 可编程 ROM（PROM）可擦除 PROM（EPROM）电可擦除 PROM（E2PROM）闪速存储器（flash memory）实际的存储器总是由一片或多片存储芯片配以控制电路组成的，其容量往往是 WB 来表示。W 表示该存储器的存储单元（word）的数量，而 B 表示每一个 word 由多少 bit 组成。辅助存储器：由于主存容量有限（受地址位数、成本、速度等因素制约），在大多数计算机系统中设置一级大容量存储器作为对主存的补充与后援。它们位于主机的逻辑范畴之外，常称为外存储器，简称外存。外存的最大特点是容量大、可靠性高、价格低，主要有两大类。磁表面存储器：这类外存储器主要包括磁带和磁盘存储器。磁带 磁带存储设备是一种顺序存取的设备，存取时间较长，但存储容量大。磁带上的信息是以文件块的形式存放的，而且便于携带，价格便宜。按它的读写方式可分为两种：启停式和数据流。磁盘存储器 磁盘存储器是目前应用最广泛的外存储器。它存取速度较快，具有较大的存储容量，适用于调用较频繁的场合，往往作为主存的直接后援，为虚拟存储提供了物理基础。可分为软盘和硬盘。光存储器 光盘存储器是利用激光束在记录表面存储信息，根据激光束的反射光来读出信息。按照它的记录原理可分为形变型、相变型（晶相结构）和磁光型。有 CD、CD-ROM、WORM、EOD 等。CD-ROM：只读光盘，只能一次性写入数据，由生产厂家将数据写入，永远保存 CD-WO：可由用户写入一次，写入后不能修改或擦除，但是可以多次读出 CD-MO：可改写光盘，可以读出也可以写入数据；光盘存储器的特点：大容量、标准化、相容性、持久性、实用性 辅助存储器方面的计算：1.存储容量为 capacity=n*t*s*b，n 为存放数据的总盘面数；t 为每面的磁道数；s 为每道的扇区数；b 为每个扇区存储的字节数 2.寻道时间为磁头移动到目标磁道所需的时间。3.等待时间为待读写的扇区旋转到磁头下方所用的时间。一般用磁道旋转一周所用的时 间的一半作为平均等待时间。4磁盘存取时间=寻道时间+等待时间。5位密度：沿磁道方向，单位长度存储二进制信息的个数；6道密度：沿磁盘半径方向，单位长度内磁道的数目；7.数据传输速率 R=B/T，B 为一个磁道上记录的字节数，T 为每转一周的时间 8磁带机的容量计算：（这些公式要熟悉记住）数据传输率=磁带记录密度*带速；数据块长度=字节数*块因子/记录密度+块间间隔；读 N 条记录所需时间 T=启停时间+有效时间+间隔时间；例题：假设一个有 3 个盘片的硬盘，共有 4 个记录面，转速为 7200 转/分，盘面有效记录区域的外直径为 30cm，内直径为 lOcm，记录位密度为 250 位/mm，磁道密度为 8 道/mm，每磁道分 16 个扇区，每扇区 512字节，则该硬盘的非格式化容量和格式化容量约为_(58)_，数据传输率约为_(58)_若一个文件超出一个磁道容量，剩下的部分_(60)_。(58)A.120MB 和 1OOMB B.30MB 和 25MB C.60MB 和 50MB D.22.5MB 和 25MB(59)A.2356KB/s B.3534KB/s C.7069KB/s D.1178KB/s 第7页(60)A.存于同一盘面的其它编号的磁道上 B.存于其它盘面的同一编号的磁道上 C.存于其它盘面的其它编号的磁道上 D.存放位置随机 58：B 59:D 60:B RAID 存储器（廉价磁盘冗余阵列）：基本思想是用多个小的磁盘存储器，通过合理的分布数据，支持多个磁盘同时进行访问，从而改善磁盘存储器的性能。其采用的主要技术：1 分块技术：把数据分块写到阵列中的磁盘上；2 交叉技术：对分布式的数据采用交叉式进行读写，提高访问速度；3 重聚技术：对多个磁盘空间重新编址，数据按照编址后的空间存放；主要特点如下：1 物理上多个磁盘，但操作系统看是一个逻辑磁盘；2 数据分布在磁盘阵列中的磁盘存储器上；3 采用冗余技术和校验技术提高可靠性，可恢复数据；4 RAID 速度快、容量大、功耗低、价格便宜、容易扩展。RAID0：无冗余、无校验，具有最高的 I/O 性能和最高的磁盘空间利用率 RAID1：磁盘镜像、磁盘利用率 50%，具有最高的安全性 RAID2：海明码纠错、数据分块、并行访问、适合大批量数据、已很少使用 RAID3：奇偶校验、数据分块、并行访问、单独校验盘 RAID4：奇偶校验、独立存取、单独校验盘、适合访问频繁、传输率低 RAID5：独立存取、无单独校验盘、适合访问频繁、传输率低 Cache 存储器：（对系统和应用程序员都是透明的）（重点）Cache 位于主存储器与 CPU 通用寄存器组之间，全部由硬件来调度，用于提高 CPU 的数据 I/O 效率，对程序员和系统程序员都是透明的。Cache 容量小但速度快，它在计算机的存储体系中是访问速度最快的层次。使用 Cache 改善系统性能的依据是程序的局部性原理，即程序的地址访问流有很强的时序相关性，未来的访问模式与最近已发生的访问模式相似。根据这一局部性原理，把主存储器中访问概率最高的内容存放在 Cache 中，当 CPU 需要读取数据时就首先在 Cache 中查找是否有所需内容，如果有则直接从Cache 中读取；若没有再从主存中读取该数据，然后同时送往 CPU 和 Cache。系统的平均存储周期 t3与命中率 h 有很密切的关系，如下的公式：t3=ht1+(1-h)t2 其中，t1表示 Cache 的周期时间，t2表示主存的周期时间。当 CPU 发出访存请求后，存储器地址先被送到 Cache 控制器以确定数据是否已在 Cache 中，若命中则直接对 Cache 进行访问，否则直接进行主存访问。Cache 的地址映射是指把主存地址空间映射到 Cache 地址空间，Cache 和主存都使用同样大小的块为单位。Cache 中常见的映射方法有三种。直接映射：一对一,(不需要替换算法)全相联映射：多对多 组相联映射：将块划分成组，主存中的一组与 Cache 相对应，根据高位地址标志符来访问数据，组相联可以允许相同的 Block 和 word 标志，而 tag 标志不同。随着程序的执行，访问频繁地区将逐渐迁移，Cache 中的内容逐渐变得陈旧，访问命中率下降，就需要更新内容。常用的替换算法有三种。随机淘汰法：先进先出法 FIFO：近期最少使用法 LRU：对于这个算法可以从整体上把握，每个的优点、缺点，不需要记算法的过程。另外，为了保证环存在 Cache 中得数据与主存中的内容一致，对写操作来说有以下几种方法：写直达：同时 写回：标记法 例题：一般来说，Cache 的功能_(53)_。某 32 位计算机的 cache 容量为 16KB，cache 块的大小为 16B，若主存与 cache 的地址映射采用直接映射方式，则主存地址为 1234E8F8（十六进制）的单元装入的 cache地址为_(54)_。在下列 cache 替换算法中，平均命中率最高的是_(55)_。53)A.全部由软件实现 B.全部由硬件实现 C.由硬件和软件相结合实现 D.有的计算机由硬件实现，有的计算机由软件实现 (54)A.00 0100 0100 1101(二进制)B.01 0010 0011 0100(二进制)第8页 C.10 1000 1111 1000(二进制)D.11 0100 1110 1000(二进制)(55)A.先入后出（FILO）算法 B.随机替换（RAND）算法 C.先入先出（FIFO）算法 D.近期最少使用（LRU）算法 虚拟存储器：（重点）（对应用程序员透明）虚拟存储系统的作用是给程序员一个更大的虚拟的存储空间，其容量可远远超过主存储器的容量，而与辅助存储器容量相当。我们提供给用户的这个存储器，即在软件编程上可以使用的存储器，就称为虚拟存储器。它的容量即虚拟存储空间，简称虚拟空间。面向虚拟存储器的编程地址称为虚拟地址，或称为逻辑地址。与主存和辅助存储器地址相对应。为了实现虚拟存储器，需将虚拟存储空间与物理实存空间，按一定的格式分区组织管理，根据管理的方式不同可以分为三种虚拟存储器：页式、段式和段页式。页式管理：段式管理：段页式管理：此外还可以增加一个小容量的高速存储器实现一种快表查询，而快表和慢表也构成了两级存储器系统 另外，与 Cache 一样，虚拟存储器系统还需采用一定的调度策略实现主存内容的变换，使当前需要的程序和数据都在主存之中。常用的淘汰算法有：FIFO 算法：选择最先进入主存的页面淘汰 LRU 算法：选择在最近一段时间内访问频率最低的页面淘汰 1.4 中央处理器 CPU CPU 由寄存器组、算术逻辑单元 ALU 和控制单元 CU 这 3 部分组成。CPU 的功能：读取指令 解释指令 读取数据 处理数据 保存数据 1.寄存器组分为两大类：用户可见的寄存器，有通用寄存器、数据寄存器、地址寄存器、标志寄存器等；状态寄存器，包括程序计数器 PC、指令寄存器 IR、存储器地址寄存器 MAR、存储器缓冲寄存器 MBR、程序状态字 PSW。2.运算器 ALU：负责对数据进行算术和逻辑运算。3.控制器 CU：负责控制整个计算机系统的运行，读取指令寄存器、状态控制寄存器以及外部来的控制信号，发布外控制信号控制 CPU 与存储器、I/O 设备进行数据交换；发布内控制信号控制寄存器间的数据交换；控制 ALU 完成指定的运算功能；管理其他的 CPU 内部操作。控制器的实现有硬布线逻辑和微程序控制两种方案 中断控制机制：计算机系统通常提供了中断机制，允许某一事件中止 CPU 正在执行的程序，转去对该事件进行处理，然后再返回原程序被中止处继续执行。其作用是提高 CPU 的处理效率，使 CPU 与 I/O 设备并行工作，还可以实现分时操作过程。中断处理过程可分为：中断响应过程和中断服务过程。中断的分类：按中断源位置可分为内部中断和外部中断；按中断源的类型可分为硬件中断和软件中断；按中断源的屏蔽特性可分为可屏蔽中断和不可屏蔽中断。CPU 处理中断有两种策略：中断排队和中断嵌套。计算机的指令系统：机器指令的格式、分类及功能:CPU 所完成的操作是由其执行的指令来决定的，这些指令被称为机器指令。CPU 所能执行的所有机器指令的集合称为该 CPU 的指令系统。机器指令一般由操作码、源操作数、目的操作数和下一条指令的地址组成。操作码指明要执行的操作；源操作数是该操作的输入数据；目的操作数是该操作的输出数据；第9页 下一条指令地址通知 CPU 到该地址去取下一条将执行的指令。指令系统可分为数据传送类、算术运算类、逻辑类、数据变换类、输入/输出类、系统控制类、控制权转移类等类型。指令的寻址方式 常用的寻址方式有立即数寻址、直接寻址、间接寻址、寄存器寻址、基址寻址、变址寻址、相对寻址。指令的执行过程 1.计算下一条要执行的指令的地址；2.从该地址读取指令；3.对指令译码以确定其所要实现的功能；4.计算操作数的地址；5.从该地址读取操作数；6.执行操作；7.保存结果；1.5 输入/输出系统 I/O 系统在 CPU、存储器和各种外部设备之间负责协调和控制数据的输入/输出。I/O 系统控制器基本结构：数据寄存器：状态寄存器：控制寄存器：控制电路：外设接口控制：I/O 系统的工作方式：程序控制：CPU 完全控制，CPU 必须时时查询 I/O 设备的状态；程序中断：I/O 设备以中断方式通知 CPU，定期查询状态 DMA 方式：CPU 只在数据传输前和完成后才介入 I/O 系统的发展主要阶段：数据通信：CPU 直接控制外设；程序控制：CPU 不关心外设的具体细节，I/O 增加了数据交换的功能；中断方式：中断机制减少了 CPU 的等待时间，DMA 方式：暂停、周期窃取、共享方式 输入输出通道：专门的处理器控制 I/O 功能；输入输出处理机：不仅拥有处理器，还有本地存储器 根据外部设备和 I/O 系统交换数据方式，设备接口可分为串行和并行接口。常见的磁盘设备接口有：总线、DMA、通道、SCSI、并行口、RS232C、USB、IEEE1394 SCSI 接口：并行接口；系统级的设备接口 P1394 接口：高速串行总线，数据传输率高，价格低容易实现 I/O 设备的类型和特性：键盘：标准 101 键，主要作为字符、数字和汉字的输入 鼠标：坐标定位部件，有机械式、光电式和混合式三种。显示器：输出设备，输出图象和字符，性能参数是分辨率和灰度级 打印机：输出设备，分击打式和非击打式打印机 扫描仪：图象输入设备，扫描图象或文本成数字图片，然后输入计算机处理 摄像头：图象输入设备图象数字化后存入到磁盘。例题：为了快速传送大量数据，微型计算机中采用存储器直接访问技术，简称 DMA。用 DMA 方式传送时，在存储器和 A 之间直接建立高速传输数据的通路，不需要 B 的干预。利用 DMA 方式传送数据时，数据的传送过程完全由成为 DMA 控制器的硬件控制。DMA 控制器具有如下功能：1)向 CPU 申请 C 传送。2)在 CPU 允许 DMA 工作时，处理总线控制的传交。3)在 DMA 期间管理 D，控制数据传送。4)确定数据传送的起始地址和 E，并在传送过程中不断修正。5)数据传送结束时，给出表示 DMA 操作完成的信号。AE：控制台 硬件 外部设备 数据长度 CPU 存储器 第10页 DMA 系统总线 数据方向 传输速率 分析 DMA（Direct Memory Access，直接存储器访问）是一种不需要 CPU 干预，在存储器和外部设备之间直接通过系统总线高速传输数据的方法。DMA 方法使用 DMA 控制器 DMAC 来控制和管理数据传输。答案 A：B：C：D：E：1.6 计算机总线结构 总线：一种连接多个设备的信息传递通道。典型的计算机总线结构由内部总和外部总线组成。内部总线用于连接 CPU 内部各个模块；外部总线用于连接 CPU、存储器和 I/O 系统，又称为系统总线。系统总线：可分为 数据总线、地址总线、控制总线 3 类。数据总线：各个模块间传送数据的通道；地址总线：传递地址信息，来指示数据总线上的数据的来源或去向，CPU 根据地址信息从相应的存储单元读出数据或向该存储单元写入数据；控制总线：控制数据总线和地址总线。多层总线结构：大多数计算机系统都使用多总线体系结构进行互联。它的优点就在于根据各个部件对数据传输率的不同要求，用不同层次的总线进行互联，以适应各自的特性与需求，不同层次目的总线相对独立，允许使用不同的信号和以不同的速率运行。对某一层次总线结构的修改不会影响其他层次的总线结构。常用的微机总线：ISA（工业标准体系结构）、EISA（扩展 ISA）、VESA、PCI（外围元件互联结构）总线。例题：某系统总线的一个总线周期包含 3 个时钟周期，每个总线周期中可以传送 32 位数据。若总线的时钟频率为33MHz，则总线带宽为(55)。(55)A132MB/s B33MB/s C44MB/s D396MB/s 1.7 体系结构其他的知识 1流水线技术 流水线技术其实是通过并行硬件来提高系统性能的常用方法，其基本思想在冯诺依曼第一台存储程序计算机中已经提出。流水线技术的基本原理实际上是一种任务分解的技术。把一件任务分解成若干顺序执行的子任务，不同的子任务由不同的执行机构负责执行，而这些机构可以同时并行的工作。在任一时刻，任一任务只占用其中一个执行机构，这样就可以实现多个任务的重叠执行，以提高工作效率。流水线技术包括指令流水线和运算操作流水线。需要注意的是，对流水线技术而言，其对性能的提高程度取决于其执行顺序中最慢的一步。在实际情况中，流水线各个阶段可能会相互影响，阻塞流水线，使其性能下降。影响流水线性能的主要因素有两个：执行转移指令和共享资源冲突。在实际处理中，为了使流水线能维持最大的吞吐率，同时确保流水线各段不会产生冲突，就需要对流水线进行很好的控制。一般采用预留表来预测冲突。预留表是从流水线设计直接推导出来的，表中列出的是流水线上各个部件操作的时间信息，每一行代表流水线中的一段，而每一列则代表一个时间步。流水线周期：另外，流水线计算机处理中断的方法通常有两种。不精确断点法 精确断点法 2RISC 技术 RISC（reduced instruction set computer）即精简指令集计算机，它的主要特点是 CPU 的指令集大大简化，从而减少指令的执行周期数，提高运算速度。一般来说，CPU 的执行速度受三个因素的影响：程序中的指令数 I 每条指令执行所需的周期数 CPI 每个周期的时间 T 它们之间的关系可表示为：程序执行时间=I*CPI*T 第11页 与 CISC（复杂指令集系统）相比，RISC 具有以下的特点。CISC RISC 1)指令数量众多 2)指令使用频率相差悬殊 3)支持很多种寻址方式 4)变长的指令格式 5)指令可以对存储器中数据直接进行处理 1)指令数量少 2)指令的寻址方式少 3)指令长度固定 4)只提供了 Load/Store 指令访问存储器 5)以硬布线逻辑控制为主 6)单周期指令执行 7)拥有相当多的寄存器 8)优化的编译器 RISC 采用窗口重叠技术完成寄存器的组织和参数的传递，对于 RISC 的流水线的处理是采用延迟转移的方法解决流水线阻塞和互锁。另外，采用 RISC 技术的 CPU 硬件一般具有寄存器数量多、采用流水线组织、控制器的实现采用硬布线逻辑电路等特点。3并行处理技术 并行性（parallelism）就是指在同一时刻或同一时间间隔内完成两种或两种以上性质相同或不同的工作，只要时间上相互重叠，就都蕴含了并行性。并行性有两重含义：同时性（simultaneity）：两个或两个以上事件在同一时刻发生 并发性（concurrency）：两个或两个以上事件在同一时间间隔内发生 并行性有不同的层次，从不同的角度看其层次结构也不一样。程序执行的并行性 指令内部并行：一条指令内的微操作之间的并行；指令间并行：多条指令的并行执行；任务或进程并行：软件的进程任务分解 作业或程序并行：软件和硬件的分配 数据处理的并行性 位串字串：一次只对一个字的一位进行处理 位并字串 位串字并 位并字并（全并行）操作并行性 存储器操作并行：多个存储单元同时被访问 处理器操作步骤并行：指令的执行步骤重叠 处理器操作并行：大量的处理单元按同一指令对多个数据操作；提高计算机系统并行性的措施主要有 3 类。时间重叠 在并行性概念中导入时间因素，让多个处理过程在时间上错开，轮流重叠的使用同一套硬件设备的各个部件，以加快硬件周转，提高处理速度。资源重复 在并行性概念中导入空间因素，基于“以数量取胜”的原则，通过重复设置硬件资源来提高系统可靠性或性能。资源共享 多个用户按一定时间顺序轮流的使用同一套资源，以提高其利用率，从而相应的提高整个系统的性能。并行处理机（也称为阵列处理机）使用按地址访问的RAM，以 SIMD 方式工作，主要用于要求大量高速进行向量或矩阵运算的应用领域。并行处理机的并行性来源于资源重复，它依靠操作级的并行处理来提高系统性能。根据存储器的不同组织形式，并行处理机有两种典型的结构。具有分布式存储器的并行处理机 具有集中共享存储器的并行处理机 第12页 并行性处理机的特点：强大的向量运算能力 并行方式 适用于专门领域，如矩阵运算、向量运算 标量运算速度对系统性能的影响也很明显 具有向量化功能的高级语言编译程序有助于提高并行处理机的通用性，以及减少编译时间 例题：利用并行处理技术可以缩短计算机的处理时间,所谓并行性是指_(51)_。可以采用多种措施来提高计算机系统的并行性,它们可分成三类,即_(52)_。提供专门用途的一类并行处理机(亦称阵列处理机)以_(53)_方式工作,它适用于_(54)_。多处理机是目前较高性能计算机的基本结构,它的并行任务的派生是_(55)_。(51):A.多道程序工作 B.多用户工作 C.非单指令流单数据流方式工作 D.在同一时间完成两种或两种以上工作(52):A.多处理机,多级存储器和互连网络 B.流水结构,高速缓存和精简指令集 C.微指令,虚拟存储和 I/O 通道 D.资源重复,资源共享和时间重叠。(53):A.SISD B.SIMD C.MISD D.MB4D(54):A.事务处理 B.工业控制 C.矩阵运算 D.大量浮点计算(55):A.需要专门的指令来表示程序中并发关系和控制并发执行 B.靠指令本身就可以启动多个处理单元并行工作 C.只执行没有并发约束关系的程序 D.先并行执行,事后再用专门程序去解决并发约束 51：D 52:D 53:B 54:C 55:A 4多处理机 多处理机具有两个或两个以上的处理机，共享输入/输出子系统，在统一的操作系统控制下，通过共享主存或高速通信网络进行通信，协同求解一个大而复杂的问题。多处理机通过利用多台处理机进行多任务处理来提高速度，利用系统的重组能力来提高可靠性、适应性和可用性。多处理机是新一代计算机结构的基本特征。多处理机具有共享存储器和分布存储器两种不同的结构。多处理机属于 MIMD 系统，与 SIMD 的并行处理机相比有很大差异。其根源在于两者的并行性等层次不同，多处理机要实现的是更高一层的作业任务间的并行。大规模并行处理机 MPP 是由众多的微处理器组成的大规模并行处理系统。对称多处理机 SMP 与 MPP 最大的差别在于存储系统，SMP 有一个统一的共享主存空间，而 MPP 则每个微处理器都拥有自己本地存储器。MPP 和 SMP 都是基于 RISC 处理器的。