计算机组成原理复习题13613.pdf

.-.-可修编.第一章 一、填空 1计算机系统主要由（）、（）两大部分组成。2计算机硬件子系统由（）、（）、（）、（）、（）3计算机软件子系统由（）、（）4计算机应用软件由（）、（）、（）、（）5计算机系统软件由（）、（）、（）、（）6计算机的主要技术指标（）、（）、（）7计算机发展五代主要代表计算机（）、（）、（）、（）、（）8计算机未来发展方向（）、（）、（）、（）9计算机按功能可分为（）、（）、（）10.()与（）、输入输出接口和系统总线合称为计算机主机。11用高级语言编写的程序称为（）程序，经编译程序或解释程序翻译后成为（）程序。12程序设计语言一般分为三类()、()、()。13数控机床是计算机在（）方面的应用，邮局自动分拣信件是计算机在（）方面的应用。14现代计算机主要采用（）结构作为计算机硬件之间的连接方式。15用二进制代码表示的计算机语言称为（），用助记符编写的语言称为（）。二、选择题 1.“从中间开始”设计的“中间”目前多数在（）A.传统机器语言机器级与操作系统机器级之间 .-.-可修编.B.传统机器语言机器级与微程序机器级之间 C.微程序机器级与汇编语言机器级之间 D.操作系统机器级与汇编语言机器级之间 2在计算机系统设计中，比较好的方法是()A 从上向下设计 B 从下向上设计 C 从两头向中间设计 D 从中间开始向上、向下设计 第二章 1.R-S 触发器逻辑框图是什么？它有几个输入端各是什么？它有几个输出端？各是什么？2.D 触发器逻辑框图是什么？它有哪几个同步输入端？哪几个异步输入端？它有哪几个输出端？3.二四译码器的工作原理？（如图）4.并行四位寄存器的工作原理？（如图）.-.-可修编.1 三态开关的工作原理：DIN DOUT E 5.半加器本位和逻辑表达式 6.半加器进位逻辑表达式。7全加器本位和逻辑表达式是：8.全加器向高位进位的逻辑表达式：9SN74181 是什么芯片？作什么运算取决哪些引脚？10.SN74182 是什么芯片？作用?11用 SN74181 芯片组成一个 16 位运算器，片内并行进位片间串行进位。（给定引脚）。181 给定引脚：12用 SN74181，SN74182 组成一个 16 位运算器，并行相加并行进位（给定引脚）。13 用 181 和 182 组成一个 16 位并行运算并行进位运算器。SN74181 给定引脚 SN74 181 A0A3 B0B3 S0S3 F0F3 VCC GND +4 A=B M P G SN74 181（24）A0A3 B0B3 S0S3 F0F3 VCC GND +4 A=B M P G SN74 182(16)P0P3 G0G3 +1 Vcc GND P .-.-可修编.14 设计一个具有十个输入端的 BCD 码编码器？（要求列出真值表，写出逻辑表达式，画出逻辑框图）15、设计一个三八译码器：（要求列出真值表，写出逻辑表达式，画出逻辑框图）第三章 1.已知 X=21，Y=17，求X+YBCD=？X+Y余 3=？2.已知：X=0.1011，Y=0.0101，求0.5X补，0.25X补，-X补，2X补，0.5Y补，0.25Y补，-Y补，2-Y补。3.已知：2X补=1.0101001，1/2Y原=1.01011000，用变形补码计算X补+Y补，并判断溢出。4.X=-1101,Y=-1011,用原码一位乘求 X*Y 5.X=-1101,Y=-1011,用补码一位乘求 X*Y 6.求信息 1011 的海明码 7.信息位 8 位的海明码，在接收到报文 0，求出发送端发送的信息位。8.设生成多项式为 X3+X+1，计算数据信息 10101 的 CRC 编码。9.知 M（X）=1101B，r=3,G(X)=1001B,求 CRC=？第四章 存储器容量扩展 一个存储器的芯片的容量是有限的，它在字数或字长方面与实际存储器的要求都有很大差距。所以需要在字向和位向进行扩充才能满足需要。为了减少存储器芯片的引腿数，一般大容量存储器芯片的数据宽度只有 1 位或很 .-.-可修编.少几位，而主存储器的数据宽度通常为 32 位、64 位等，因此需要进行位扩展（扩展存储器的字长）。另外，当需要加大存储器容量时，需要进行字扩展（扩展存储器的字数）。当然，也可能字、位两个方向都需要进行扩展。（一）典型 SRAM 芯片 （二）存储器的位扩展 位扩展指的是用多个存储器器件对字长进行扩充。位扩展的连接方式是将多片存储器的地址、片选、读写控制端相应并联，数据端分别引出。例如：使用 2114 芯片和 8 位 CPU 组成的存储系统。SRAM2114(18)D2VccD3D1D0CSWEA9A0GND .-.-可修编.（三）字扩展：是指增加存储器中字的数量，静态存储器进行字扩展时，将各芯片的地址线、数据线、读写控制线相应并联，由片选信号来区分各芯片的地址 X围。例如：使用 6264 芯片和 8 位 CPU 组成一个 24k8 系统。1.列地址表 2.分析地址表 每片地址从 A12A0 完全对应的，各片 A12A0 和 CPU 的 A12A0 一一对应连接。A15、A14、A13 接到地址译码器上。3.连接 地址表：.-.-可修编.-.-可修编.第四章问题 1.使用多体结构的主存储器的目的？什么是低位地址叉，其优点何在？2、静态存储器和动态存储器器件的特性有哪些主要区别？各自主要应用在什么地方？3、存储器按材质分可分为几大类？可分为三大类：磁性存储器、半导体存储器、光存储器。4、存储器的地址线和它容量关系？5、存储器的主要技术指标有哪些？6、简述六管静态存储器结构及工作过程？7、如何用 2114 和 8 位机 CPU 连接成一个 1K*8 的系统？（位扩展）8、单管动态随机存储器结构及工作过程？9、MROM PROM EPROM DRAM SRAM 各是什么芯片？10、设计一个二极管式的只存存储器（4*4），且 0 号单元存 8，1 号单元存 4，2 号单元存2，3 号单元存 1。.-.-可修编.11、提高存储器和 CPU 传输信息速度的方法？12如何用 6264 和 16 位机 CPU 连接成一个 16K*16 的系统？第五章 1.确定哪些数据类型用数据表示来实现，下面几项中不重要的是：A.能够缩短程序运行的时间 B.数据表示能够有良好的通用性和利用率 C.尽可能多的用硬件实现，提高性能 D.减少 CPU 和主存储器之间的通信量 2有效的缩短地址码的长度，主要采用的有哪些方法？（1）用间址寻址方式缩短地址码长度（2）用变址寻址方式缩短地址码长度（3）用寄存器间接寻址方式缩短地址码长度是最有效的方法 3.指令优化编码方法，就编码的效率来讲，那种方法最好？A.固定长度编码 B.扩展编码法 C.huffman 编码法 D.以上编码都不是 4、人们根据特定需要预先为计算机编制的指令序列称为（）。A、软件 B、文件 C、集合 D、程序 5、先计算后再访问内存的寻址方式是（）。A、立即寻址 B、直接寻址 C、间接寻址 D、变址寻址 6、以下四种类型指令中，执行时间最长的是（）。A、RR 型 B、RS 型 C、SS 型 D、程序控制指令 8、在计算机中存放当前指令地址的寄存器叫（），在顺序执行指令的情况下（存储器按字 .-.-可修编.节编址，指令字长 32 位），每执行一条指令，使寄存器自动加（）；在执行（）指令或（）操作时，（）应接收新地址。A、指令寄存器 B、地址寄存器 C、程序寄存器 D、转移 E、中断 F、顺序 G、1 H、2 I、4 9、在 CPU 中，保存当前正在执行的指令的寄存器为（），保存当前正在执行的指令地址的寄存器是（），算术逻辑运算的结果通常放在（）或（）中。A、程序计数器 B、指令寄存器 C、程序状态字 D、通用寄存器 E、地址寄存器 F、数据寄存器 G、累加器 10、下列叙述中，能反映 RISC 特征的有（）。A、丰富的寻址方式 B、使用微程序控制器 C、执行每条指令所需的机器周期数的平均值小于 2 D、多指令格式 E、指令长度不可变 F、简单的指令系统 G、只有 Load/Store 指令访问存储器 H、设置大量通用寄存器 I、在编译软件作用下的指令流水线调度 11、设相对转移指令占两个字节，第一个字节是操作码，其地址是 2000H，第二个字节是相对位移量，那么：(1)若第二个字节的内容为 06H，则转移到的地址为 _。A、2008H B、2009H C、1FFCH D、FFBH (2)若转移到的地址为 1FFDH，则第二个字节的内容为 _。A、05H B、FBH C、FDH D、FFH 二填空 1、一台计算机所有（）指令的（），称为这台计算机的指令系统。2、形成指令地址的方式称为（）方式，有（）寻址和（）寻址两种，使用（）来跟踪指令地址。3、RISC 指令系统的最大的特点是（）；（）固定；（）种类少；只有（）指令访问存储器。4、不同机器有不同的（），RISC 指令系统是（）指令系统的改进。5、二地址指令中，操作数的物理位置有三种形式，他们是（）型、（）型和（）型。6、条件转移指令、无条件转移指令、转子指令、返主指令和中断返回指令都是（）指令。这类指令在指令格式中所表示的地址是（），而不是（）。7、数据传送指令的功能是实现（）和（）之间，（）和（）之间的数据传送。8、计算机的低级语言分为（）和（），这两种语言都是面向（）的语言，高级语言的语句和用法与具体（）的（）无关。9、在寄存器间接寻址方式中，有效地址存放在（）中，而操作数存放在（）中。10、根据操作数所在位置指出其寻址方式（1）操作数在寄存器中为（）（2）操作数地址在寄存器中为（）（3）操作数在指令中为（）（4）操作数的地址为某一寄存器内容与位移量之和，可以是（）、（）或（）。.-.-可修编.三简答题 1、假设（R）1000，（1000）2000，（2000）3000 若:(PC）4000,问在以下寻址方式下访问到的操作数的值什么？（1）寄存器寻址 R （2）寄存器间接寻址（R）（3）直接寻址 1000 （4）存储器间接寻址（1000）（5）相对寻址2000（PC）（6）立即数寻址 2000 2、某计算机字长 16 位，运算器 16 位，有 16 个通用寄存器，8 种寻址方式，主存客量为64k 字，指令中地址码由寻址方式字段和寄存器字段组成，试问。（1）单操作数指令最多有多少条?（2）双操作数如指令最多有多少条？（3）单字长指令间接寻址 X 围有多大？3指令按地址码可分为哪几种？零地址指令，一地址指令，二地址指令，三地址指令，多地址指令 4 指令按操作码可分为哪几种？定长码指令，变长码指令 5 最快的寻址方式是什么？是立即寻址方式，因为该指令只一次访问存储器，取指令后，便得到了操作数 6 程序控制类指令中含哪几种？转移指令，调用指令，返回指令 7 指令操作分为几步？各步完成什么操作？指令执行分三步，它们是，取指令，分析指令，执行指令 8 RISC 和 CISC 代表什么？RISC：精简指令系统计算机；CISC：复杂指令系统计算机 9指令兼容有几种形式？各是什么？指令兼容有两种，一种是向上兼容，另一种是向下兼容 10、将高级语言源程序转换成机器语言程序有哪几种方法？每种方法各有何特点？高级语言源程序转换成机器语言程序的方法：1）编译法：速度快交互性差，有完整目标程序 2）解释法：速度慢交互性好无完整目标程序 11、计算机程序设计语言共分几级？每级各有何特点？程序设计语言共分三级 机器语言快占空间少不易懂不脱机 汇编语言较快占空间较少较易懂不脱机 高级语言慢占空间多易懂脱机 12 设计题（选作题）1、指令字长为 16 位，每个地址码为 6 位，采用扩展操作码的方式，设计 14 条二地址指令，100 条一地址指令，100 条零地址指令。（1）画出扩展图；（2）给出指令译码逻辑图；（3）计算操作码的平均长度。.-.-可修编.13、某半导体存储器容量为 14KB，其中 0000H1FFFH 为 ROM 区，2000H 37FFH 为RAM 区，地址总线 A15 A0，双向数据线 D7 D0，读/写控制线 R/W。可选用的存储芯片有 EPROM4KB/片，RAM2K4/片。（1）画出该存储芯片级逻辑图，包括地址线、数据线、片选信号线（低电平有效）及读/写信号线的连接；（2）说明加到各芯片的地址 X 围；14、设有两种 flash 芯片，128K8 位 8 片，512K8 位 2 片，试用这些芯片构成 512K32 位的存储器。解：要设计 512K32 位的存储器必须使用给定的全部存储器芯片，方案是：用 2 片 512K8 位的芯片构成存储器的高 16 位（位扩展），用 8 片 128K8 位的芯片构成存储器的低16 位（复合扩展）。其中后者使用一片 2：4 译码器。第六章 1 中央处理器的四个主要功能是（）。2 CPU 中，保存当前正在执行的指令的寄存器为（），保存下一条指令地址的寄存器为（），保存 CPU 访存地址的寄存器为（）。3 CPU 从主存取出一条指令并执行该指令的时间叫做（），它常用若干个（）来表示，而后者又包含若干个（）。4 一条机器指令的执行可以与一段微指令构成的（）相对应，微指令可由一系列（）组成。5 一般而言，CPU 至少有（）六个寄存器。6 指令执行过程中，DBUSMDR IR 所完成的功能是将从存储器中读取的指令经存储器数据线送入（），在通过总线送入（）。2:4译码器 5128 5128 OE 1281288 OE 1281288 OE 1281288 OE 1281288 D31D23D15D7A18A16A1A1 .-.-可修编.7 CPU 组成中不包括（）。A.指令寄存器 B.指令译码器 C.地址寄存器 D.地址译码器 8直接转移指令的功能是将指令中的地址代码送入（）。A.累加器 B.地址寄存器 C.PC D.存储器 9一个节拍脉冲持续的时间长短是（）。A.指令周期 B.机器周期 C.时钟周期 D.以上都不对 10指令周期是指（）。A.CPU 从主存取出一条指令的时间 B.CPU 执行一条指令的时间 C.CPU 从主存取出一条指令加上执行这条指令的时间 D.时钟周期时间 11 将微程序存储在 ROM 中不加修改的控制器属于（）。A.组合逻辑控制器 B.动态微程序控制器 C.PLA 控制器 D.静态微程序控制器 12某寄存器中的值有时是地址，这只有计算机的（）才能识别它。A.译码器 B.判断程序 C.指令 D.时序信号 13状态寄存器用来存放（）。A.算术运算结果 B.逻辑运算结果 C.运算类型 D.算术、逻辑运算及测试指令的结果状态 14 在计算机中，存放微指令的控制存储器隶属于（）。A.外存 B.高速缓存 C.内存储器 D.CPU 1 什么是硬布线控制器？它的主要特点？2 什么是微程序控制器？它的主要特点？3 微指令控制码段分段编码的原则？4 原理性地说明 ADD R0，R1 指令的执行步骤。5 微指令控制码段编码方法有哪几种？6 画出指令流水操作的流水时空图(取指令部件、分析指令部件、执行指令部件)?7 微程序的后继微地址有哪些形成方法？8 解释下列符号的含义：CISC，RISC，IR，ID，CPU 9.造成流水线阻塞的因素有哪些？10、某机器有 8 条指令 I1I8，每条指令所包含的微命令控制信号如上表所示，aj 分别对应不同性质的微命令信号，假设一条微指令的控制字段为 6 位，请用字段直接编译法安排微指令的控制字段格式，并写出每条微指令的控制码，保持微指令本身内在的并行性。微指令 a b c d e f g h I1 I2 I3 .-.-可修编.I4 I5 I6 I7 I8 0 0 0 0 0 0 不操作 a 0 0 1 1 1 1 b 0 1 0 c d f e 0 1 1 g 1 0 0 h 1 0 1 11.下表中给出了 8 条微指令 I1-I8 所包含的微命令控制信号。试设计微指令控制字段格式，要求所用的控制位最少，而且保持微指令本身内在的并行性。微指令所包含微命令 微指令所包含微命令 I1 ABCDE I2 ADFG I3 BH I4 C I5 CEGI I6 AHJ I7 CDH I8 ABH 微指令 a b c d e f g h I j I1 I2 I3 I4 I5 I6 I7 .-.-可修编.I8 Efh分别互斥，bij 分别互斥,所以微指令格式设计如下 0 0 0 0 0 0 0 0 不操作 E:0 1 B:0 1 1 1 1 1 F:1 0 I:1 0 A C D G H:1 1 J:1 1 12.计算机电源环境改进的措施有哪些？第七章 本 章 小 结 对存储器的要求是容量大、速度快、成本低。为了解决了这三方面的矛盾，计算机采用多级存储体系结构，即 cache、主存和外存。CPU 能直接访问内存(cache、主存)，但不能直接访问外存。存储器的技术指标有存储容量、存取速度、存储器每位价格。广泛使用的 SRAM 和 DRAM 都是半导体随机读写存储器，前者速度比后者快，但集成度不如后者高。二者的优点是体积小，可靠性高，价格低廉，缺点是断电后不能保存信息。只读存储器正好弥补了 SRAM 和 DRAM 的缺点，即使断电也仍然保存原先写入的数据。双端口存储器和多模块交叉存储器属于并行存储器。前者采用空间并行技术，后者采用时间并行技术。相联存储器不是按地址而是按内容访问的存储器，在 cache 中用来存放行地址表，在虚拟存储器中用来存放段表、页表和快表。在这两种应用中，都需要快速查找。cache 是一种高速缓冲存储器，是为了解决 CPU 和主存之间速度不匹配而采用的一项重要的硬件技术，并且发展为多级 cache 体系，指令 cache 与数据cache 分设体系。要求 cache 的命中率接近于 1。主存与 cache 的地址映射有全相联、直接、组相联三种方式。其中组相联方式是前二者的折衷，适度兼顾了二者的优点又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想，因而得到了普遍采用。虚拟存储器指的是主存-外存层次，它给用户提供了一个比实际主存空间大得多的虚拟地址空间。因此虚拟存储器只是一个容量非常大的存储器的逻辑模型，不是任何实际的物理存储器。按照主存-外存层次的信息传送单位不同，虚拟存储器有页式、段式、段页式三类。当多个用户共享主存时，系统应提供存储保护。通常采用的方法是存储区域保护和访问方式保护，并用硬件来实现。有些机器中提供特权指令来实现某种保护。1.层次化存储器涉及到主存、辅存、Cache 和寄存器，按存取时间由短至长的顺序是（）、（）、（）、（）。2.虚拟存储器是建立在（多层次存储）结构上，用来解决（主存容量不足）的问题。3.Cache 介于主存和 CPU 之间，其速度比主存（），容量比主存小得多。它的作用是弥补CPU 与主存在（）的差异。4.地址映射是用来确定（）地址与（）地址之间的逻辑关系。.-.-可修编.5.常用的地址映射方法有（）、（）和组相联映射三种。6.虚拟存储器指的是（）层次，它给用户提供了一个比实际（）空间大的多的（）空间。7.CPU 能直接访问（）和（），但不能直接访问磁盘和光盘。8.建立高速缓冲器的理论依据是（）。9.Cache 是一种（）存储器，是为了解决 CPU 了主存之间（）不匹配而采用的一项重要的硬件技术，现发展为（）体系和（）分设体系。10.相联存储器是按（内容）访问的存储器，在 Cache 中用来存放（行地址表），在虚拟存储器中用来存放（段表页表和快表），在这两种应用中，都需要（快速）查找。11.双端口存储器和多模块交叉存储器属于（）存储器结构。前者采用（）技术，后者采用（）技术。12.多用户共享主存时，系统应提供（）。通常采用的方法是（）保护和（）保护，并用硬件来实现。13.计算机的存储器采用分级方式是为了（）。A.减少主机箱的体积 B.解决容量、价格、速度三者之间的矛盾 C.保存大量数据方便 D.操作方便 14.采用虚拟存储器的主要目的是（）A.提高主存储器的存取速度 B.扩大存储器空间，并能进行自动管理 C.提高外存储器的存取速度 D.扩大外存储器的存储空间 15.在虚拟存储器中，当程序正在执行时，由（）完成地址映射。A 程序员 B 编译器 C 装入程序 D 操作系统 16.某计算机字长为 32 位，其存储器容量为 16MB，若按双字编址，它的寻址 X 围是（）。A.04MB.02M C.04MB D.02MB 17.在虚拟存储器中，当程序正在执行时，由（）完成地址映射。A.程序员 B.编码器 C.装入程序 D.操作系统 18.双端口存储器所以能高速运行读/写，是因为采用（）。A.高速芯片 B.两套相互独立的读/写电路 C.流水技术 D.新型器件 19.存储单元是指（）。A.存放一个二进制信息位的存储元 B.存放一个机器字的所有存储元集合 C.存放一个字节的所有存储元集合 D.存放两个字节的所有存储元集合 20.某计算机字长为 32 位，其存储器容量为 64MB，若按字节编址，它的寻址 X 围是（）。A.08MB.016M C.016MB D.08MB 21.某 SRAM 芯片，其容量为 5128 位，除电源端和接地端外，该芯片引出线的最小数目应为（）。A.23 B.25 C.50 D.19 22.模 4 交叉存储器有 4 个存储模块，它们有各自的（）。.-.-可修编.A.地址寄存器 B.地址寄存器和指令寄存器 C.地址寄存器和数据缓冲寄存器 D.地址寄存器、数据缓冲寄存器和指令寄存器 23.某计算机字长 16 位，它的存储容量是 64KB，若按字编址，那么它的寻址 X 围是（）。A.064K B.032K C.064KB D.032KB 24.某 DRAM 芯片的存储容量为 512K8，该芯片的地址线和数据线数目分别为（）。A.8、512 B.512、8 C.18、8 D.9、8 1.存储系统的概念？设计存储系统的目的？2.串行存储器分为哪几种？3.请说明存储器层次结构，各层的用途特点。4.高速缓冲存储器（cache）的功能？5.请说明 cache 的工作原理。6.直接映射方式的有缺点是什么？7.全相联映射方式的特点是什么？8.组相联映射方式的特点是什么？9.解释替换算法的概念？10.FIFO 是什么算法，解释该算法？11.LFU 是什么算法，解释该算法？12.LRU 是什么算法，解释该算法？13.RAND 是什么算法，解释该算法？14.单一 cache 与双 cache（同层）各有什么特点？15.存储保护主要包括哪些方面？并简要说明。16.cache 一致性保证措施是如何实现的？17.相联存储器的概念及组成 18.请说明虚拟存储器的工作过程。19.画出页式虚拟存储器地址映射电路结构框图。20.页式虚拟存储器的页表一般包含那几部分及各部分的作用是什么？21.某半导体存储器容量为 14KB，其中 0000H1FFFH 为 ROM 区，2000H 37FFH 为 RAM区，地址总线 A15 A0，双向数据线 D7 D0，读/写控制线 R/W。可选用的存储芯片有EPROM4KB/片，RAM2K4/片。（1）画出该存储芯片级逻辑图，包括地址线、数据线、片选信号线（低电平有效）及读/写信号线的连接；（2）说明加到各芯片的地址 X 围；（3）写出各片选信号的逻辑式。22说明采用多级结构的存储器系统的每一层存储器所用的存储介质的种类。高速缓冲存储器用静态存储器芯片实现，主存储器用动态存储器芯片实现，虚拟存储器使用的是高速磁盘上的一片存储空间。23衡量高速缓冲存储器(CACHE)性能的最重要的指标是什么？衡量 CACHE 性能最重要的指标是它的命中率。24.在页式虚拟存储器中，若主存容量为 16MB，页面容量为 4KB，程序地址空间为 1GB，问虚页号有多少位？页表长度是多少？页内地址有多少位？25.在页式虚拟存储器中，若主存容量为 4MB，虚存容量为 1GB，页面容量为 4KB，（1）写出主存地址格式。.-.-可修编.（2）写出虚拟地址格式。（3）页表长度为多少？26下表给出的各存储器方案中，哪些是合理？哪些是不合理的？对不合理得如何进行修改？26已知某 8 位机的主存采用半导体存储器，地址码为 18 位，若使用 4K4 位 RAM 芯片组成该机所允许的最大空间，并选用模块条的形式，问：（1）若每个模块条为 32K8 位，共需几个模块条？（2）每个模块条内共有多少片 RAM 芯片？（3）CPU 如何选择各模块条？27设存储器容量为 32 个字，字长 64 位，模块数 m=4，请分别画出按顺序方式和交叉方式组织的存储器结构示意图。8 10 1024 6 1024 8 8 5 16 1024 12 4 8 1024 8 3 12 1024 10 2 8 1024 10 1 每个存储单元的位数 存储器的 单元数 MAR的位数（地址寄存器）存储器