组合逻辑精选PPT.ppt
关于组合逻辑第1页，讲稿共82张，创作于星期三3.1 3.1 组合逻辑电路的分析和设计组合逻辑电路的分析和设计3.1.1组合逻辑电路定义和特点组合逻辑电路定义和特点3.1.2 组合逻辑电路的分析组合逻辑电路的分析3.1.3 组合逻辑电路的设计组合逻辑电路的设计第2页，讲稿共82张，创作于星期三1.组合逻辑电路概念组合逻辑电路概念输入：输入：逻辑关系：逻辑关系：Li=Fi(X0，X1，、Xn)i=(0、1、，、，2、m)2.组合逻辑电路的结构特点组合逻辑电路的结构特点 电路由电路由逻辑门逻辑门构成，不含构成，不含记忆元件记忆元件输出：输出：X0、X2、XnL0、L2、Lm3.1.13.1.1组合逻辑电路的定义和特点组合逻辑电路的定义和特点 组组合合逻逻辑辑电电路路任任一一时时刻刻的的输输出出仅仅仅仅取取决决于于该该时时刻刻的的输输入入，而而与与过去的输入无关。过去的输入无关。LmXnX0L0组合逻组合逻辑电辑电 路路第3页，讲稿共82张，创作于星期三3.1.2 3.1.2 组合逻辑电路的分析方法组合逻辑电路的分析方法1.任务：已知逻辑电路，分析其逻辑功能任务：已知逻辑电路，分析其逻辑功能写写函函数数表表达达式式真真值值表表描描述述电电路路功功能能已已知知组组合合电电路路2.分析步骤分析步骤第4页，讲稿共82张，创作于星期三结论：电路为结论：电路为少数服从多数少数服从多数电路，电路，称表决电路。称表决电路。解：（解：（1）逻辑表达式）逻辑表达式（2）列真值表）列真值表A B C F0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1（3）分析电路的逻辑功能）分析电路的逻辑功能多数输入变量为多数输入变量为1，输出，输出F为为1；例例1：分析如图所示电路的逻辑功能。：分析如图所示电路的逻辑功能。3.1.2 3.1.2 组合逻辑电路的分析方法组合逻辑电路的分析方法第5页，讲稿共82张，创作于星期三例例2：试分析图示逻辑电路的功能。试分析图示逻辑电路的功能。（2）列真值表）列真值表解：（解：（1）写表达式）写表达式3.1.2 3.1.2 组合逻辑电路的分析方法组合逻辑电路的分析方法第6页，讲稿共82张，创作于星期三二进制码二进制码格雷码格雷码 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 0 1 1 1 0 1 0 0 1 0 0 0 1 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 0 0 1 0 1 0 1 1 0 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 0 0 0（2）列真值表列真值表二进制码二进制码至至格雷码格雷码的转换的转换电路电路。B3B2B1B0G3G2G1G00 0 0 00 0 0 0（3 3）逻辑功能）逻辑功能（1 1）表达式）表达式3.1.2 3.1.2 组合逻辑电路的分析方法组合逻辑电路的分析方法第7页，讲稿共82张，创作于星期三3.1.3 3.1.3 组合逻辑电路的设计方法组合逻辑电路的设计方法1.1.任务：根据实际逻辑问题，设计实现其功能的逻辑电任务：根据实际逻辑问题，设计实现其功能的逻辑电路路.列列真真值值表表简简化化函函数数式式画画逻逻辑辑图图实实际际逻逻辑辑问问题题公式法公式法图形法图形法表达式变换表达式变换根据设计所用根据设计所用芯片要求芯片要求2.2.设计步骤：设计步骤：第8页，讲稿共82张，创作于星期三例例1在在举举重重比比赛赛中中，有有3名名裁裁判判，其其中中1名名为为主主裁裁判判。当当有有两两名名以以上上裁裁判判（其其中中必必须须有有1名名主主裁裁判判）认认为为运运动动员员举举杠杠铃铃合合格格，就就按按动电钮，可发出成绩有效的信号。请设计该组合逻辑电路。动电钮，可发出成绩有效的信号。请设计该组合逻辑电路。（1）作出逻辑规定：）作出逻辑规定：输入：合格为输入：合格为1，不合格为，不合格为0输出：成绩有效为输出：成绩有效为1，无效为，无效为0（2）列出真值表）列出真值表 A B C Y 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 00000111 ABAC（3 3）求逻辑函数表达式）求逻辑函数表达式Y=AB+AC3.1.3 3.1.3 组合逻辑电路的设计方法组合逻辑电路的设计方法第9页，讲稿共82张，创作于星期三（4）画出逻辑电路图）画出逻辑电路图（5）化成与非）化成与非-与非式与非式3.1.3 3.1.3 组合逻辑电路的设计方法组合逻辑电路的设计方法第10页，讲稿共82张，创作于星期三例例2：L1和和L2都是逻辑变量都是逻辑变量A、B、C、D的函数，即的函数，即L1=F1（A，B，C，D）=m（4，5，7，12，13，15）L2=F2（A，B，C，D）=m（4，6，7，12，14，15）试用与非门实现试用与非门实现L1和和L2的电路。的电路。解：方案一：解：方案一：L1和和L2采用如图所示的卡诺图进行化简采用如图所示的卡诺图进行化简第11页，讲稿共82张，创作于星期三方案二：方案二：L1和和L2采用如图所示的卡诺图进行化简采用如图所示的卡诺图进行化简第12页，讲稿共82张，创作于星期三 对于具有多个输出变量的组合逻辑电路设计，不应该单纯追求每对于具有多个输出变量的组合逻辑电路设计，不应该单纯追求每个输出与个输出与-或表达式最简，而应该在各个输出与或表达式最简，而应该在各个输出与-或表达式中尽可能多或表达式中尽可能多用公共项，达到整体最简的目的。用公共项，达到整体最简的目的。3.1.3 3.1.3 组合逻辑电路的设计方法组合逻辑电路的设计方法第13页，讲稿共82张，创作于星期三3.1.3 3.1.3 组合逻辑电路的设计方法组合逻辑电路的设计方法例例3 设计一个水位报警器。水位高度用四位二进制数设计一个水位报警器。水位高度用四位二进制数A3A2A1A0表示。表示。当水位上升至当水位上升至7m时只有白灯时只有白灯W亮；当水位上升至亮；当水位上升至9m时只有黄灯时只有黄灯Y亮；当水位上升至亮；当水位上升至11m时只有红灯时只有红灯R亮。水位不可能达到亮。水位不可能达到14m。A3A2A1A0WYRA3A2A1A0WYR0000000100010000010001001010001000010100100011000101100101000001100001010100011010010110000111001111001111第14页，讲稿共82张，创作于星期三3.1.3 3.1.3 组合逻辑电路的设计方法组合逻辑电路的设计方法，第15页，讲稿共82张，创作于星期三3.2 3.2 组合逻辑电路的竞争与冒险组合逻辑电路的竞争与冒险冒险现象的识别冒险现象的识别竞争、冒险及其产生原因竞争、冒险及其产生原因冒险现象的消除冒险现象的消除第16页，讲稿共82张，创作于星期三3.2.13.2.1竞争、冒险及其产生原因竞争、冒险及其产生原因在输出端产生尖峰干扰在输出端产生尖峰干扰第17页，讲稿共82张，创作于星期三在输出端产生尖峰干扰在输出端产生尖峰干扰竞争：竞争：冒险：冒险：信号经由不同的途径到达某一会合点的时间有先有后信号经由不同的途径到达某一会合点的时间有先有后由于竞争而引起电路输出发生瞬间错误现象。由于竞争而引起电路输出发生瞬间错误现象。3.2.13.2.1竞争、冒险及其产生原因竞争、冒险及其产生原因第18页，讲稿共82张，创作于星期三3.2.2 3.2.2 冒险的识别冒险的识别代数法代数法当函数表达式可以化成：当函数表达式可以化成：即含有互补变量，即含有互补变量，A变量变化可能引起冒险。变量变化可能引起冒险。卡诺图法卡诺图法ABC0100011110 000 0 1 1 11如函数卡诺图上有包围圈相切，且相切处又无其他圈如函数卡诺图上有包围圈相切，且相切处又无其他圈包含，则可能有险象。包含，则可能有险象。第19页，讲稿共82张，创作于星期三3.2.3 3.2.3 冒险现象的消除冒险现象的消除1.1.利用冗余项利用冗余项只要在卡诺图两圈相切处增加一个圈（冗余），就能消除冒险。只要在卡诺图两圈相切处增加一个圈（冗余），就能消除冒险。由此得函数表达式为：由此得函数表达式为：000 0ABC0100011110 1 1 11有一逻辑函数有一逻辑函数F=AC+BC，其卡诺图为：，其卡诺图为：冗余项冗余项第20页，讲稿共82张，创作于星期三.吸收法吸收法 在输出端加小电容在输出端加小电容C C可以消除由于竞争冒险产生的毛刺。但是输出可以消除由于竞争冒险产生的毛刺。但是输出波形的前后沿将变坏波形的前后沿将变坏,在对波形要求较严格时，应再加整形电路。在对波形要求较严格时，应再加整形电路。3.2.3 3.2.3 冒险现象的消除冒险现象的消除第21页，讲稿共82张，创作于星期三.取样法取样法 电路稳定后加入取样脉冲，在取样脉冲作用期间输出的电路稳定后加入取样脉冲，在取样脉冲作用期间输出的信号才有效，可以避免毛刺影响输出波形。信号才有效，可以避免毛刺影响输出波形。加取样脉冲原则：输出级为或（非）门，采用负脉冲；加取样脉冲原则：输出级为或（非）门，采用负脉冲；输输出级为与（非）门，采用正脉冲。出级为与（非）门，采用正脉冲。3.2.3 3.2.3 冒险现象的消除冒险现象的消除第22页，讲稿共82张，创作于星期三3.4 3.4 常用组合逻辑电路常用组合逻辑电路编码器编码器译码器译码器数据选择器数据选择器数值比较器数值比较器加法器加法器第23页，讲稿共82张，创作于星期三3.4.1 3.4.1 编码器编码器二进制代码二进制代码某种控制信息、符号等某种控制信息、符号等编编 码码编码器编码器 把把每每一一输输入入信信号号转转化化为为对对应应的的编编码码，这这种种组组合合逻逻辑辑电电路路称称为编码器。为编码器。第24页，讲稿共82张，创作于星期三 有有一一键键盘盘输输入入电电路路，一一共共有有8个个按按键键，键键按按下下时时，对对应应的的输输入入信号为高电平。信号为高电平。编码器的作用就是把每一个键信号转化成相应的编码编码器的作用就是把每一个键信号转化成相应的编码（键码）。（键码）。3.4.1 3.4.1 编码器编码器第25页，讲稿共82张，创作于星期三真值表：真值表：I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0 1 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 假设任何时刻假设任何时刻有且只有有且只有一个键一个键按下按下逻辑表达式：逻辑表达式：如如何何化化简简？3.4.1 3.4.1 编码器编码器第26页，讲稿共82张，创作于星期三以此类推：以此类推：令令 代入代入Y2的表达式就得到：的表达式就得到：同理同理 则满足则满足定理：若两个逻辑变量定理：若两个逻辑变量X、Y 同时满足同时满足X+Y=1、XY=0，则有则有X=Y。3.4.1 3.4.1 编码器编码器第27页，讲稿共82张，创作于星期三思思考考：当当有有两两个个输输入入信信号号同同时时有有效效时时，如如I2和和I4同同时时有有效效时时，将出现什么情况？将出现什么情况？1Y21Y01Y1I1I2I3I4I5I6I73.4.1 3.4.1 编码器编码器第28页，讲稿共82张，创作于星期三优优先先编编码码器器：对对输输入入信信号号规规定定不不同同的的优优先先级级，当当有有多多个个信信号号同同时时有有效时，只对优先级高的信号进行编码。效时，只对优先级高的信号进行编码。真值表真值表0 0 00 0 00 0 10 0 10 1 00 1 00 1 10 1 11 0 01 0 01 0 11 0 11 1 01 1 01 1 1 1 1 1 0 0 0 1 0 1 0 1 1 0 1 1 0 1 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 10 1 1 1 1 1 1 10 1 1 1 1 1 1 1 I0 I1 I2 I3 I4 I5 I6 I7 Y2Y1Y03.4.1 3.4.1 编码器编码器第29页，讲稿共82张，创作于星期三逻辑函数表达式逻辑函数表达式 利用公式利用公式A+AB=A+B3.4.1 3.4.1 编码器编码器第30页，讲稿共82张，创作于星期三EO=I0 I1I7 EI GS=I0 I1I7 EI EI 使能使能输入输入逻辑图逻辑图 1EI&GS&EOI0&111Y0Y2Y11111111111I2I3I4I1I7I6I53.4.1 3.4.1 编码器编码器第31页，讲稿共82张，创作于星期三简化逻辑符号简化逻辑符号逻辑符号逻辑符号 国标符号国标符号3.4.1 3.4.1 编码器编码器第32页，讲稿共82张，创作于星期三：输入，低电平有效。：输入，低电平有效。：编码输出端：编码输出端：输入使能端：输入使能端：输出使能端，：输出使能端，：扩展输出端，：扩展输出端，I0 I7 Y2Y0 EIEI=0时，允许编码；时，允许编码；EI1 1时，禁止编码时，禁止编码EOGSEO=0，表示，表示无输入信号无输入信号GS=0，表示，表示有输入信号有输入信号引脚功能说明引脚功能说明 3.4.1 3.4.1 编码器编码器第33页，讲稿共82张，创作于星期三（1）单片使用，单片使用，EIEI 端应接地。端应接地。应用应用3.4.1 3.4.1 编码器编码器第34页，讲稿共82张，创作于星期三（2）级联使用）级联使用 用两片用两片74HC148构成构成16线线4线优先编码器。线优先编码器。高优先级高优先级应用应用低优先级低优先级有效有效11110000111113.4.1 3.4.1 编码器编码器第35页，讲稿共82张，创作于星期三编码器的编码器的VHDL语言描述语言描述 应用应用library IEEE；use IEEE.std_logic_1164.all；use IEEE.std_logic_unsigned.all；entity ENCODE isport（I0，I1，I2，I3，I4，I5，I6，I7：in std_logic；Y:out std_logic-vector(2 downto 0）；）；end ENCODE；3.4.1 3.4.1 编码器编码器第36页，讲稿共82张，创作于星期三应用应用architecture one of ENCODE isbeginprocess（I0，I1，I2，I3，I4，I5，I6，I7）beginif （I7=0）then Y=“000”；elsif （I6=0）then Y=“001”；elsif （I5=0）then Y=“010”；elsif （I4=0）then Y=“011”；elsif （I3=0）then Y=“100”；elsif （I2=0）then Y=“101”；elsif （I1=0）then Y=“110”；else Y=“111”；end if；end process；end；3.4.1 3.4.1 编码器编码器第37页，讲稿共82张，创作于星期三3.4.2 3.4.2 译译 码码 器器某种编码某种编码某种控制信息、符号等某种控制信息、符号等译译 码码译码器译码器 把把某某种种编编码码转转化化为为对对应应的的信信息息，这这种种组组合合逻逻辑辑电电路路称称为为译译码器。码器。译码器常见的有译码器常见的有二进制译码器二进制译码器和和显示译码器显示译码器两种两种第38页，讲稿共82张，创作于星期三1.1.二进制译码器二进制译码器译码输入：译码输入：n位位二进制二进制代码代码译码输出：译码输出：m位输出信号，位输出信号，m=2n译码规则：对应输入的译码规则：对应输入的一组二进制代码一组二进制代码有且仅有一个输出端为有有且仅有一个输出端为有效电平，其余输出端为相反电平。效电平，其余输出端为相反电平。3.4.2 3.4.2 译译 码码 器器第39页，讲稿共82张，创作于星期三1.1.真值表真值表 2.逻辑函数表达式逻辑函数表达式 二进制译码器二进制译码器74HC13874HC1381111111011111111101011111110111011111011100111101111110110111110101011111110001111111000A0A1A2第40页，讲稿共82张，创作于星期三思考：输入电路中为什么用了思考：输入电路中为什么用了6只反相器？使能控制端的作用？只反相器？使能控制端的作用？二进制译码器二进制译码器74HC13874HC1383.3.逻辑电路图逻辑电路图 第41页，讲稿共82张，创作于星期三二进制译码器二进制译码器74HC13874HC138逻辑符号逻辑符号 国标符号国标符号简化逻辑符号简化逻辑符号第42页，讲稿共82张，创作于星期三由由74HC13874HC138译码器构成的译码器构成的地址译码器地址译码器 二进制译码器二进制译码器74HC13874HC138应用应用第43页，讲稿共82张，创作于星期三由由74HC13874HC138译码器构成的译码器构成的数据分配器数据分配器 0 00 00 01 10 00 00 01 10 01 11 10 00 00 01 11 10 01 10 01 11 11 11 11 1思考：为什么数据从思考：为什么数据从E2 输入？输入？二进制译码器二进制译码器74HC13874HC138应用应用 由总线来的数字信号输送到不同的下级电路中去。由总线来的数字信号输送到不同的下级电路中去。第44页，讲稿共82张，创作于星期三 逻辑函数最小项发生器逻辑函数最小项发生器 如如果果将将一一逻逻辑辑函函数数的的输输入入变变量量加加到到译译码码器器的的译译码码输输入入端端，则则译译码码输出的每一个输出端都对应一个逻辑函数的最小项。输出的每一个输出端都对应一个逻辑函数的最小项。输入变量输入变量m0二进制译码器二进制译码器74HC13874HC138应用应用m1m2m3m4m5m6m7第45页，讲稿共82张，创作于星期三例例 用译码器实现组合逻辑电路用译码器实现组合逻辑电路L（A,B,C）=m(0,2,4,6)二进制译码器二进制译码器74HC13874HC138应用应用第46页，讲稿共82张，创作于星期三1.七段七段LED数码管的结构及显示原理数码管的结构及显示原理 LED数数码码管管有有两两种种类类型型：共共阴阴和和共共阳阳，共共阴阴数数码码管管的的外外形形和和内内部部结构为：结构为：显示译码器显示译码器第47页，讲稿共82张，创作于星期三2.显示原理显示原理 七七段段LED数数码码管管中中的的ag实实际际上上为为发发光光二二极极管管，利利用用点点亮亮其其中中某几段来构成某几段来构成09字形。如字形。如 当当af=1，g=0时，显示字形时，显示字形0当当b=c=1，a=d=e=f=g=0时，显示字形时，显示字形1当当a=b=d=e=g=1，c=f=0时，显示字形时，显示字形2显示译码器显示译码器0a ab bd dc ce ef f1c cb b2b ba ag ge ed d第48页，讲稿共82张，创作于星期三3.显示译码器的逻辑功能显示译码器的逻辑功能 显示译码器显示译码器显示译码器abcdfegACBD8421BCD8421BCD码码七段显示码七段显示码第49页，讲稿共82张，创作于星期三4.真值表真值表 A3 A2 A1 A0 a b c d e f g 字字 型型 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 0 1 1 1 1 1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 0 0 1 10 0 0 0 0 0 00 0 0 0 0 0 00 0 0 0 0 0 00 0 0 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0123456789消消 隐隐消消 隐隐消消 隐隐消消 隐隐消消 隐隐 消消 隐隐 根根据据真真值值表表和和卡卡诺诺图图，可可推推导导出出a、b、c、d、e、f、g的的逻逻辑辑表表达达式式，由由同同学学课课后后自行推导。自行推导。显示译码器显示译码器第50页，讲稿共82张，创作于星期三A3A0：BCD码输入信号码输入信号YaY Yg：译码输出，高电平有效：译码输出，高电平有效显示译码器显示译码器-CD4511-CD4511BI 熄灭信号输入熄灭信号输入低电平时，低电平时，YaYg输出均为低电平（全灭）；输出均为低电平（全灭）；LE为锁存信号，为锁存信号，LE=0，输出随输入变化，输出随输入变化，LE=1，处于锁存状，处于锁存状态。态。LT：试灯信号输入。：试灯信号输入。BCD七段译码器七段译码器/驱动器驱动器CD4511低电平时，低电平时，YaYg输出均为高电平输出均为高电平(全亮全亮)。第51页，讲稿共82张，创作于星期三显示译码器显示译码器-CD4511-CD4511CD4511CD4511与数码管的连接原理图与数码管的连接原理图第52页，讲稿共82张，创作于星期三1.数据选择器（数据选择器（Multiplexer,MUX）数数据据选选择择器器功功能能是是将将多多路路信信号号有有选选择择地地送送到到一一条条输输出出总总线线上去。上去。数据输出数据输出地址码地址码 多多路路数数据据输输入入3.4.3 3.4.3 数据选择器数据选择器究竟选择哪一路数据输出由究竟选择哪一路数据输出由A1、A0两位地址码决定。两位地址码决定。第53页，讲稿共82张，创作于星期三1.真值表真值表(把把A1A0和和Di（i=03）当作输入，）当作输入，Y为输出为输出)：A1 A0 Di Y 0 0 0 0 0 1 0 1 0 0 1 11 0 01 0 11 1 01 1 1010101012.逻辑函数表达式：逻辑函数表达式：2.4选选1数据选择器数据选择器 F=3.4.3 3.4.3 数据选择器数据选择器第54页，讲稿共82张，创作于星期三3.双双4选选1数据选择器数据选择器74LS153 3.4.3 3.4.3 数据选择器数据选择器第55页，讲稿共82张，创作于星期三4.8选选1数据选择器数据选择器74LS151 Y=3.4.3 3.4.3 数据选择器数据选择器第56页，讲稿共82张，创作于星期三5.数据选择器的应用数据选择器的应用（1）用使能端，可将两片用使能端，可将两片8选选1数据选择器扩展数据选择器扩展16选选1数据选择器。数据选择器。3.4.3 3.4.3 数据选择器数据选择器第57页，讲稿共82张，创作于星期三（2）实现序列信号发生器实现序列信号发生器3.4.3 3.4.3 数据选择器数据选择器第58页，讲稿共82张，创作于星期三（3）构成多路信号分时传输系统构成多路信号分时传输系统3.4.3 3.4.3 数据选择器数据选择器第59页，讲稿共82张，创作于星期三例：用例：用8选选1MUX实现逻辑函数实现逻辑函数 解：解：8选选1 MUX的输出的输出Y的表达式为：的表达式为：令令A2=A，A1=B，A0=C，D0=D1=D3=D6=D7=1，D2=D4=D5=0时时，则则 L=Y。连线图如右：连线图如右：（4）实现逻辑函数实现逻辑函数3.4.3 3.4.3 数据选择器数据选择器第60页，讲稿共82张，创作于星期三例：用例：用4选选1数据选择器实现函数数据选择器实现函数解：解：4选选1数据选择器的函数表达式为：数据选择器的函数表达式为：D0 D1 D2 D3“0”BAC“1”D0D1D2D3ENA1A0YF1 13.4.3 3.4.3 数据选择器数据选择器第61页，讲稿共82张，创作于星期三用数据选择器来实现逻辑函数时，应注意以下几点：用数据选择器来实现逻辑函数时，应注意以下几点：1当当逻逻辑辑函函数数的的变变量量个个数数与与数数据据选选择择器器选选择择输输入入端端个个数数相相等等时时，可直接用数据选择器来实现所要实现的逻辑函数。可直接用数据选择器来实现所要实现的逻辑函数。2当当逻逻辑辑函函数数的的变变量量个个数数多多于于数数据据选选择择器器选选择择输输入入端端数数目目时时，应应分分离离出出多多余余变变量量，将将余余下下的的变变量量分分别别有有序序地地加加到到数数据据选选择择器器的的数数据据输入端。输入端。3一一个个数数据据选选择择器器只只能能用用来来实实现现一一个个多多输输入入变变量量的的单单输输出出逻逻辑函数。辑函数。3.4.3 3.4.3 数据选择器数据选择器第62页，讲稿共82张，创作于星期三 试试用用4选选1数数据据选选择择器器74LS153（12）和和最最少少量量的的与与非非门门实现逻辑函数：实现逻辑函数：课堂练习课堂练习3.4.3 3.4.3 数据选择器数据选择器第63页，讲稿共82张，创作于星期三 数数值值比比较较器器就就是是对对两两个个无无符符号号二二进进制制数数A、B进进行行比比较较，以以判判别其大小的组合逻辑电路。别其大小的组合逻辑电路。输输入入：被被比比较较的的数数字字；输输出出：两两个个数数字字比比较较的的比比较较结结果果，即即等等于于、大于、小于。大于、小于。3.4.4 3.4.4 数值比较器数值比较器第64页，讲稿共82张，创作于星期三1.一位数值比较器一位数值比较器（1）根据题意列出真值表）根据题意列出真值表 A B Y(AB)Y(AB)Y(A=B)0 00 11 01 100 1001001001（2）根据真值表写出各输出的逻辑函数表达式）根据真值表写出各输出的逻辑函数表达式=AB3.4.4 3.4.4 数值比较器数值比较器第65页，讲稿共82张，创作于星期三（3）逻辑电路图）逻辑电路图 3.4.4 3.4.4 数值比较器数值比较器第66页，讲稿共82张，创作于星期三2.四位数值比较器四位数值比较器 四位数字比较的原理：四位数字比较的原理：设四位数字为设四位数字为A：A3A2A1A0，B：B3B2B1B0，先比最高位先比最高位A3B3，则，则AB；最高位相同最高位相同A3=B3，比次高位，比次高位A2B2，则结果，则结果AB；各位都相同时，各位都相同时，A=B 3.4.4 3.4.4 数值比较器数值比较器第67页，讲稿共82张，创作于星期三74LS85功能表功能表A3 B3A2 B2A1 B1A0 B0I(AB)I(AB)I(A=B)Y(AB)Y(AB)Y(A=B)A3B31 00A3B30 10A3=B3A2B21 00A3=B3A2B20 10A3=B3A2=B2A1B11 00A3=B3A2=B2A1B10 10A3=B3A2=B2A1=B1A0B01 00A3=B3A2=B2A1=B1A0B00 10A3=B3A2=B2A1=B1A0=B01001 00A3=B3A2=B2A1=B1A0=B00100 10A3=B3A2=B2A1=B1A0=B010 01A3=B3A2=B2A1=B1A0=B0110000A3=B3A2=B2A1=B1A0=B0000110第68页，讲稿共82张，创作于星期三74LS85符号及逻辑功能符号及逻辑功能3.4.4 3.4.4 数值比较器数值比较器第69页，讲稿共82张，创作于星期三3位数值比较位数值比较3.4.4 3.4.4 数值比较器数值比较器第70页，讲稿共82张，创作于星期三例：用两片例：用两片4位二进制数值比较器位二进制数值比较器74HC85实现实现8位二进制数比较位二进制数比较。解：解：8位数值比较位数值比较3.4.4 3.4.4 数值比较器数值比较器第71页，讲稿共82张，创作于星期三3.4.5 3.4.5 加加 法法 器器（1）半加器真值表）半加器真值表（2）输出函数）输出函数（3）逻辑图）逻辑图（4 4）逻辑符号）逻辑符号 输输 入入 输输 出出被加数被加数A 加数加数B 和和S 进位进位CO0 00 00 1 1 01 0 1 01 1 0 11.一位一位半加器半加器 实现两个一位二进制数相加，不考虑低位的进位实现两个一位二进制数相加，不考虑低位的进位.第72页，讲稿共82张，创作于星期三思考：如何用思考：如何用与非与非门实现半加器？门实现半加器？3.4.5 3.4.5 加加 法法 器器第73页，讲稿共82张，创作于星期三2.一位全加器一位全加器（1）作逻辑规定）作逻辑规定 A、B为为加加数数和和被被加加数数，CI为为低低位位进进位位，S、CO为为和和及及向向高高位进位。位进位。（2）真值表）真值表A B CI S CO 0 0 00 0 10 1 00 1 11 0 01 0 1 1 1 0 1 1 10 01 01 00 11 00 10 11 13.4.5 3.4.5 加加 法法 器器第74页，讲稿共82张，创作于星期三（2）逻辑表达式）逻辑表达式 CO=AB+B CI+ACI（3）全加器逻辑电路图见）全加器逻辑电路图见 教材教材P131，其逻辑符号为：，其逻辑符号为：3.4.5 3.4.5 加加 法法 器器第75页，讲稿共82张，创作于星期三3.N位加法器位加法器 功能：功能：实现实现N位二进制数相加位二进制数相加 按实现方法分类按实现方法分类：串行进位加法器、超前进位加法器：串行进位加法器、超前进位加法器（1）串行进位加法器）串行进位加法器低位全加器进位输出低位全加器进位输出高位全加器进位输入高位全加器进位输入注意：注意：CI0=03.4.5 3.4.5 加加 法法 器器第76页，讲稿共82张，创作于星期三（2）超前进位加法器）超前进位加法器进位位直接由加数、被加数和最低位进位位进位位直接由加数、被加数和最低位进位位CI0形成。形成。3.4.5 3.4.5 加加 法法 器器第77页，讲稿共82张，创作于星期三4.超前进位加法器超前进位加法器-74LS2833.4.5 3.4.5 加加 法法 器器第78页，讲稿共82张，创作于星期三74LS283逻辑符号逻辑符号加数加数被加数被加数和和低位进位低位进位进位进位3.4.5 3.4.5 加加 法法 器器第79页，讲稿共82张，创作于星期三5.加法器的应用加法器的应用例：试用四位加法器实现例：试用四位加法器实现8421BCD码至余码至余3BCD码的转换。码的转换。N位加法运算、代码转换、减法器、十进制加法位加法运算、代码转换、减法器、十进制加法解：余解：余3 3码比码比84218421码多码多3 3，因此：，因此：3.4.5 3.4.5 加加 法法 器器第80页，讲稿共82张，创作于星期三重点难点重点难点重点：重点：组合逻辑电路的概念组合逻辑电路的概念 组合逻辑电路的分析与设计方法组合逻辑电路的分析与设计方法 常用组合模块的功能及应用常用组合模块的功能及应用难点：难点：灵活运用模块进行电路设计灵活运用模块进行电路设计 组合电路的竞争与冒险的判断与消除组合电路的竞争与冒险的判断与消除第81页，讲稿共82张，创作于星期三感谢大家观看第82页，讲稿共82张，创作于星期三
