第7章_半导体存储器.ppt
1 1/20/20第七章第七章 半导体存储器半导体存储器7-1 概述概述7-2 只读只读存储器存储器ROM7-3 随机随机存储器存储器RAM7-4 存储器存储器容量的扩展容量的扩展 7-5 用存储器用存储器实现组合逻辑函数实现组合逻辑函数12 2/20/207-1 7-1 概述概述随机存储器（Random Access Memory RAM）半导体存储器能存储大量二值信息，是数半导体存储器能存储大量二值信息，是数字系统不可缺少的部分字系统不可缺少的部分1、衡量指标、衡量指标存储速度只读存储器（Read-Only Memory ROM）存储量2、种类、种类23 3/20/20ROMROMv掩模ROMv可编程ROM：PROMv可擦除可编程ROM：EPROM RAMv静态RAM：SRAMv动态RAM：DRAM34 4/20/20由制造工艺分：由制造工艺分：v双极型vMOS型45 5/20/207-2 7-2 只读存储器只读存储器ROMROM7-2-1 7-2-1 掩模只读存储器掩模只读存储器ROMROM根据用户要求专门设计的掩模板把数据：“固化”在ROM中电路结构地址输入存储矩阵地址译码器输出缓冲器数据输出地址译码器：将输出的地址代码翻译成相应的控制信号，把指定单元选 出，其数据送输出缓冲器输出缓冲器v提高存储器带负载的能力v实现输出状态三态控制，与系统总线连接56 6/20/20例例1 2位地址输入，4位地址输出，二极管存储器A1A0：两位地址代码，能指定四个不同地址地址译码器：将四个地址译成W0W3四个高电平输出信号 A1 A0W0 W1 W2 W3 0 0 0 10011 00101 1001000100067 7/20/20D3 D2 D1 D01100011101100101存储矩阵：二极管编码器 W0=1 EN=0 W1=1 EN=0 W2=1 EN=0 W3=1 EN=0输出缓冲器：提高带负载能力数据表为：D3 D2 D1 D01100011101100101 A1 A0 0 0 0 11 01 1位线地址线字线78 8/20/20例例2 MOS2 MOS管管ROMROM数据表为：D3 D2 D1D01100011 1011 00101 W0=1 W1=1 W2=1 W3=1D3D2 D1D00011100 0100 1101089 9/20/207-2-2 PROM7-2-2 PROM没使用前，全部数据为1要存入0：找到要输入找到要输入0 0的单元地址，输入地址代的单元地址，输入地址代码，使相应字线输出高电平码，使相应字线输出高电平在在相应位线上加高电压脉冲，使相应位线上加高电压脉冲，使D DZ Z导导通，大电流使熔断丝熔断通，大电流使熔断丝熔断肖特基势垒稳肖特基势垒稳压二极管压二极管快速熔断丝快速熔断丝91010/20/207-2-3 EPROM7-2-3 EPROM一、雪崩注入、雪崩注入MOSMOS管（管（FAMOSFAMOS）构成的构成的EFROMEFROMFAMOS结构图注入：在漏极和源极间在漏极和源极间加高反压，漏极与衬底间的加高反压，漏极与衬底间的PNPN结击穿，其耗尽层的电子在强磁场中高速射出，结击穿，其耗尽层的电子在强磁场中高速射出，一部分被浮置栅浮获，此部分负电荷在一部分被浮置栅浮获，此部分负电荷在DSDS间负间负电压去除后无放电回路，得以保存。电压去除后无放电回路，得以保存。擦除：用紫外线或用紫外线或X X射线照射射线照射FAMOSFAMOS管，使管，使SiOSiO2 2层中产生层中产生电子空穴对，为浮置栅的负电荷提供放电通道。电子空穴对，为浮置栅的负电荷提供放电通道。FAMOS构成的存储单元101111/20/20二、叠栅二、叠栅MOSMOS管（管（SIMOSSIMOS）构成的构成的EPROMEPROMSIMOS结构图N沟道增强型MOS管在在控制栅控制栅G Ge e上加正常高电平时，能在漏上加正常高电平时，能在漏-源间构源间构成导电通道，使成导电通道，使SIMOSSIMOS导通导通电荷注入后，需要在电荷注入后，需要在G Ge e上加更高压才能形上加更高压才能形成导电沟道成导电沟道VVTHTH提高提高在在漏漏-源间加高电压，使雪崩击穿，同时在源间加高电压，使雪崩击穿，同时在G Ge e上上加高压正脉冲，则在栅极电场作用下，一部分加高压正脉冲，则在栅极电场作用下，一部分穿过穿过SiOSiO2 2到达浮置栅，形成注入电荷。到达浮置栅，形成注入电荷。VGSiDV VTHTH注入电荷前注入电荷后111212/20/20用用SIMOSSIMOS构成的构成的EPROMEPROM2561位的EPROM，排成1616的矩阵读出时：读出时：将地址低四位加到列地址译码器上，将地址低四位加到列地址译码器上，B Bi i=1=1，选中一列。选中一列。将地址高四位加到行地址译码器上，将地址高四位加到行地址译码器上，W Wi i=1=1，选中选中一行；一行；EN0时，此位数据传到D（已注入电荷的SIMOS不通，为1；未注入电荷的SIMOS通，为0。121313/20/20其它其它PROMPROME E2 2PROMPROM快闪存储器快闪存储器131414/20/207-3 7-3 随机存储器随机存储器RAMRAM7-3-1 7-3-1 静态随机存储器静态随机存储器RAMRAM电路结构地址输入存储矩阵行地址译码读写控制I/O地址译码器：行地址译码选出一行，列地址译码选出一列（或几列）列地址译码地址输入CS R/WCS0 片选有效，可进行读写R/w1 执行读操作R/w0 执行写操作141515/20/202114RAM2114RAM（1024410244位）位）151616/20/207-4 7-4 存储器容量的扩展存储器容量的扩展7-4-1 7-4-1 位扩展方式位扩展方式8 8片片1024110241位的位的RAMRAM，构构成成1024810248位的位的RAMRAM161717/20/207-4-2 7-4-2 字扩展方式字扩展方式4 4片片25682568位的位的RAMRAM，构构成成1024810248位的位的RAMRAMA9 A80 0Y0=0A7A6A5A4A3A2A1A000000000011111111CS=0 字线02550 1Y1=0000000000111111112565111 0Y2=0000000000111111115127671 1Y3=0000000000111111117681023171818/20/207-5 7-5 用存储器实现组合逻辑函数用存储器实现组合逻辑函数例例7.5.1 7.5.1 用用ROMROM设计八段字符译码器，以输入地址设计八段字符译码器，以输入地址A A3 3A A2 2A A1 1A A0 0为为DCBADCBA，以输出数据以输出数据D D0 0D D1 1D D7 7作为作为a,b,a,b,g,h,g,h181919/20/20解：将将原函数化成最小项之和形式：原函数化成最小项之和形式：例例7.5.2 7.5.2 用用ROMROM产生组合逻辑函数：产生组合逻辑函数：Y1=ABC+ABCY1=ABC+ABC Y2=ABCD+BCD+ABCD Y2=ABCD+BCD+ABCD Y3=ABCD+ABCD Y3=ABCD+ABCD Y4=ABCD+ABCD Y4=ABCD+ABCDY1=m2+m3+m6+m7Y2=m6+m7+m10+m14Y3=m4+m14Y4=m2+m15 列出数据表：列出数据表：192020/20/20实现图：实现图：20
