微机原理总结.docx

微机原理总结 微机原理总结 其次章微型计算机概论1、冯诺依曼提出的计算机组成和工作方式的根本思想：（1）计算机由运算器（完成各种算数和规律运算的部件）、掌握器（能发出各种掌握信息，使计算机协调工作的部件）、存储器（能记忆程序和数据的不见）、输入（能将程序和数据输入的设备）和输出设备（能将结果数据和其他信息输出的部件）五大局部组成。 （2）数据和指令以二进制代码形式不加区分地存放在存储器中，地址码也为二进制形式；计算机能自动区分指令和数据。 （3）编写好的程序事先存入存储器。掌握器依据存放在存储器中的指令序列即程序来工作，由程序计数器（PC,ProgramCounter）掌握指令的执行挨次。掌握器具有推断力量，能依据计算结果选择不同的动作流程。2、8086可用20位地址寻址1M字节的内存空间，但8086内部全部的存放器都是16位的，8086CPU采纳段地址、段内偏移地址两级存储器寻址方式，由一个20位地址加法器来依据16位段地址和16位段内偏移地址计算出20位的物理地址。20位物理地址的获得方法是：将CPU中的16位的段存放器内容左移4位（×16，或写成×10H）得到该段的20位物理地址，与16位的规律地址（又称偏移地址，即所寻址单元相对段首的偏移量）在地址加法器内相加，得到所寻址单元的20位物理地址。依据寻址方式的不同，偏移地址可以来自指令指针存放器（IP）或其他存放器。物理地址段基址×10H偏移地址 3、8086存储器操作采纳了典型的存储器分段技术，采纳段地址加段内偏移地址的二级寻址方式。采纳分段方法进展组织有以下好处：首先，可以使指令系统中的大局部指令只涉及16位地址，这削减了指令长度，提高了执行程序的速度；此外，内存分段也为程序的浮动装配制造了条件。第三章80868088指令系统与寻址方式 1、8086汇编语言指令的寻址方式有数据寻址、转移地址寻址、I/O寻址三大类。其中数据寻址方式有根本的7种：马上寻址、存放器寻址、直接寻址、存放器间接寻址、存放器相对寻址、基址变址寻址、相对基址变址寻址。后五种为存储器寻址。马上寻址和存放器寻址最快，操作数在存放器中，存放器在CPU内部，指令执行时，操作就在CPU的内部进展，不需要访问存储器来取得操作数，因而执行速度快。 第四章汇编语言程序设计伪指令第五章8085的总线操作和时序1时钟周期（T状态）：计算机是一个简单的时序规律电路，时序规律电路都有“时钟”信号。计算机的“时钟”是由振荡源产生的、幅度和周期不变的节拍脉冲，每个脉冲周期称为时钟周期，又称为T状态。计算机是在时钟脉冲的统一掌握下，一个节拍一个节拍地工作的。 2总线周期：当CPU访问存储器或输入输出端口，需要通过总线进展读或写操作。与CPU内部操作相比，通过总线进展的操作需要较长的时间。我们把CPU通过总线进展某种操作的过程称为总线周期（BusCycle）。依据总线操作功能的不同，有多种不同的总线周期。如存储器读周期、存储器写周期、I/O读周期、I/O写周期等。 3指令周期：每条指令的执行包括取指令（fetch）、译码（decode）和执行（execute）。执行一条指令所需要的时间称为指令周期（InstructionCycle）。指令周期是由1个或多个总线周期组合而成。或者说，指令周期可以被划分为若干个总线周期。8086中不同指令的指令周期是不等长的。4、三态：高电平、低电平、高阻态 5、数据收发器：与系统进展数据传送的芯片6、地址锁存器：锁存地址信息的芯片 7、最小模式：当要利用8086构成一个较小的系统时，在系统中只有8086一个微处理器，所连的存储器容量不大、片子不多，所要连的I/O端口也不多，系统中的总线掌握电路被减到最少。系统的地址总线可以由CPU的AD0AD15、A16A19通过地址锁存器8282(或74LS373)构成；数据总线可以直接由AD0AD15供应，也可以通过发送/接收接口芯片8286(或74LS245)供应（增大总线的驱动力量）；系统的掌握总线就直接由CPU的掌握线供应，这种组态就称为8086的最小组态。8、最大模式：最大模式是相对最小模式而言的。最大模式用在中等规模的或者大型的8086系统中。若要构成的系统较大，就要求有较强的总线驱动力量，这样8086要通过一个总线掌握器8288来形成各种总线周期，掌握信号由8288供应。在最大模式系统中，总是包含有两个以上总线主控设备，其中一个就是8086或者8088微处理器，其他的通常是协处理器，主要有数值运算协处理器8087、输入输出协处理器8089，它们是帮助微处理器工作的。 9、最小方式下的读周期：在1状态-CPU首先要推断是从存储器读取数据，还是从端口读取数据。在2状态-BHE/S7及A19/S6A16/S3引脚上输出状态信息S7S3；转为高阻，为下面读出数据作预备。在T3状态-被选中存储单元或端口把数据送到数据总线，以备CPU来读取。TW状态-当系统中所用的存储器或外设的工作速度较慢，从而不能用最根本的总线周期执行读操作时，系统中就要用一个电路来产生READY信号，通过时钟发生器8284A传递给CPU。T4状态-在T4状态和前一个状态交界的下降沿处，CPU对数据总线进展采样，从而获得数据。 10、最小方式下的写周期：和读周期一样，最根本的写周期亦由个状态组成当存储器或外设端口的工作速度较慢时，需要在3和T4状态之间插入一个或几个TW状态。在T1状态-M/IO变为有效，以指出是对存储器还外设端口进展写操作。在T2状态-CPU把要写入的数据，送到AD15AD0上同时在高位地址状态复用线上送出状态信息S6S3。在T3状态-CPU连续供应状态信息和数据，并维持相关掌握信号不变。在T4状态-CPU完成对指定的存储器或外设端口的数据写入数据和掌握信号被撤除。第六章半导体存储器 【例题6.1】某8088系统的存储器系统如下图，图中8088CPU芯片上的地址、数据信号线经锁存、驱动后成为地址总线A19A0、数据总线D7D0。U0、U1是两片EPROM，型号为27128。U2、U3是两片RAM，型号为62256。两片译码器74HC138担当片选译码。 【例题6.2】试在8088系统（最小组态）中设计256KBRAM、32KEEPROM。RAM区的首地址为40000H，EEPROM区的首地址为F8000H。RAM选62512，容量为64KB。EEPROM选用28C256， IO容量为32KB。/M为低时选中存储器。 RAM区的首地址为40000H，高4位地址线即片外的地址线A19A16=0100。EEPROM的片选信号在A19A15=11111时被选中。 第七章根本输入输出接口 1、I/O接口电路是计算机和外设之间传送信息的部件，每个外设部件都要通过相应的接口与系统总线相连，实现与CPU之间的数据交换。接口技术特地讨论CPU和外设之间的数据传送方式、接口电路的工作原理和使用方法等。主要功能：对输入输出数据进展缓冲和锁存；对信号的形式和数据的格式进展变换；对I/O端口进展寻址；供应联络信号。2、CPU与外设之间的数据传输方式：（1）程序方式：微机系统与外设之间的数据传输过程在程序的掌握下进展。两种方式：无条件传输（传输数据的过程中，发送、承受的数据一方不查询推断对方的状态）、条件传输（查询方式，CPU不断读取并测试外设的状态）；（2）中断方式：利用中断来实现CPU与外设之间的数据传输方式；（3）直接存储器存取（DMA）方式：DMA方式是指不经过CPU的干预，直接在外设和内存之间进展数据传输的方式。1次DMA传输需要执行1个DMA周期（相当于1个总线读或写周期）。 3、端口：每个I/O接口内部一般由3内存放器组成，CPU与外设进展数据传输时，各类信息在接口中进入不同的存放器，一般称这些存放器为I/O端口。数据端口：用于数据信息输入输出的端口；状态端口：CPU通过状态端口了解外设或接口部件本身状态；掌握端口：CPU通过掌握端口发出掌握命令，以掌握接口部件或外设的动作。4、I/O的寻址方式：（1）I/O端口与内存统一编址：I/O端口与内存统一编址，即I/O端口的地址和内存的地址在同一个地址空间内。全部访问内存的指令都可访问I/O端口，其缺点是占去内存局部空间且难以区分某条指令访问的是内存还是I/O端口。（2）I/O端口独立编址：I/O端口有独立的地址空间，即I/O端口的地址和内存的地址不在同一个地址空间内。系统需有特地的输入/输出的指令，需要相应的掌握电路和掌握信号。好处是I/O端口不占用内存局部地址空间，缺点是需增加硬件电路的简单性，并且I/O指令一般较少、不如访问内存的指令丰富。80X86系列微处理器采纳I/O端口独立编址方法。第八章中断 1、中断：是指CPU中止正在执行的程序，转去执行恳求CPU为之效劳的内、外部大事的效劳程序，待该效劳程序执行完后，又返回到被中止的程序中连续运行的过程。80x86的中断系统可处理256种个中断源。这些中断源可分为两大类：外部中断（硬件中断）和内部中断（软件中断）2、外部中断：（1）可屏蔽中断INTR：受CPU中断允许标志位IF的掌握，即IF=1时，CPU才能响应INTR引脚上的中断恳求。（2）非屏蔽中断：非屏蔽中断NMI信号连到CPU的NMI引脚，它不受CPU中断允许标志位IF的掌握； 3、内部中断（软件中断，由于80X86内部执行程序消失特别引起的程序中断）：除法错中断、溢出中断、INTn指令中断、单步中断、断点中断。4、中断优先级（由高到低）：1除法错、溢出、INTn指令、断点中断；2、非屏蔽中断3、可屏蔽中断INTR；4、单步中断。 5、中断向量表是存放中断效劳程序入口地址的表格。它存放于系统内存的最低端，共1024个字节，每4个字节存放一个中断效劳程序的入口地址。 CPU响应中断后，将中断类型号×4，在中断向量表中“查表”得到中断效劳程序入口地址，分别送CS和IP，从而转入中断效劳程序。 扩展阅读：微机原理学问点总结 微机原理复习总结 第1章根底学问 计算机中的数制BCD码 与二进制数11001011B等值的压缩型BCD码是11001011B。F第2章微型计算机概论 计算机硬件体系的根本构造 计算机硬件体系构造根本上还是经典的冯诺依曼构造，由运算器、掌握器、存储器、输入设备和输出设备5个根本局部组成。 计算机工作原理 1.计算机由运算器、掌握器、存储器、输入设备和输出设备5个根本局部组成。2.数据和指令以二进制代码形式不加区分地存放在存储器重，地址码也以二进制形式;计算机自动区 分指令和数据。 3.编号程序事先存入存储器。微型计算机系统 是以微型计算机为核心，再配以相应的外围设备、电源、帮助电路和掌握微型计算机工作的软件而构成的完整的计算机系统。 微型计算机总线系统 数据总线DB（双向）、掌握总线CB（双向）、地址总线AB（单向）；8086CPU构造 包括总线接口局部BIU和执行局部EUBIU负责CPU与存储器,，输入/输出设备之间的数据传送，包括取指令、存储器读写、和I/O读写等操作。 EU局部负责指令的执行。 存储器的物理地址和规律地址物理地址段地址后加4个0（B）偏移地址段地址×10（十六进制）偏移地址规律段： 1).可开头于任何地方只要满意最低位为0H即可2).非物理划分3).两段可以掩盖 1、8086为16位CPU，说明（A） A.8086CPU内有16条数据线B.8086CPU内有16个存放器C.8086CPU内有16条地址线D.8086CPU内有16条掌握线解析：8086有16根数据线，20根地址线；2、指令指针存放器IP的作用是（A） A.保存将要执行的下一条指令所在的位置B.保存CPU要访问的内存单元地址C.保存运算器运算结果内容D.保存正在执行的一条指令3、8086CPU中，由规律地址形成存储器物理地址的方法是（B）A.段基址+偏移地址B.段基址左移4位+偏移地址C.段基址*16H+偏移地址D.段基址*10+偏移地址 4、8086系统中，若某存储器单元的物理地址为2ABCDH，且该存储单元所在的段基址为2A12H，则该 存储单元的偏移地址应为（0AADH）。第3章8086指令系统与寻址方式寻址方式 马上寻址MOVAX,1090H将1090H送入AX,AH中为10H,AL中为90H存放器寻址MOVBX，AX将AX的内容送到BX中 直接寻址指令中给出操作数所在存储单元的有效地址，为区分马上数，有效地址用”括 起。 例:MOVBX,3000H将DS段的33000H和33001H单元的内容送BX (设DS为3000H) 存放器间接寻址把内存操作数的有效地址存储于存放器中，指令给出存放地址的存放器名。为区分存放器寻址，存放器名用”括起。些存放器可以为BX、BP、SI和DI。例：MOVAX,SI 物理地址=DS*10H+SI或DI或BX物理地址=SS*10H+BP 存放器相对寻址操作数的有效地址分为两局部，一局部存于存放器中，另一局部以偏移量的方式直接在指令中给出。例：MOVAL,8BX 物理地址=DS*10H+BX+偏移量 基址变址寻址操作数的有效地址分为两局部，一局部存于基址存放器中（BX/BP），另一局部存于变址存放器中（SI/DI）例：MOVAL,BXDI物理地址=DS*10H+BX+DI相对基址变址寻址操作数的有效地址分为两局部，一局部存于基址存放器中（BX/BP），一部 分存于变址存放器中（SI/DI）,一局部以偏移量 例：MOVAL,8BXDI物理地址=DS*10H+BX+DI+偏移量PUSH/POP 指令格式：PUSH源操作数/POP目的操作数实现功能：完成对存放器的值的保存和恢复 在执行PUSH指令时，堆栈指示器SP自动减2；然后，将一个字以源操作数传送至栈顶。POP指令是将SP指出的当前堆栈段的栈顶的一个操作数，传送到目的操作数中，然后，SP自动加2，指向新的栈顶。 PUSH指令的操作方向是从高地址向低地址，而POP指令的操作正好相反压栈指令PUSH执行过程：(SP）（SP）-2 （SP）-1操作数高字节（SP）-2操作数低字节出栈指令POP执行过程：（SP）操作数低字节（SP）+1操作数高字节(SP）（SP）+2 按后进先出的次序进展传送的,因此,保存内容和恢复内容时,要根据对称的次序执行一系列压入指令和弹出指令.例如: PUSHDSPUSHES POPES POPDS I/O指令INOUT 格式：INAL/AX，端口OUT端口，AL/AX 直接寻址:直接给出8位端口地址，可寻址256个端口(0-FFH) 间接寻址:16位端口地址由DX指定，可寻址64K个端口(0-FFFFH) INAX,50H;将50H、51H两端口的值读入AX，50H端口的内容读入AL，51H端口的内容读AH INAX,DX从DX和DX+1所指的两个端口中读取一个字，低地址端口中的值读入AL中，高地址端口中的值读入AH中 OUT44H,AL将AL的内容输出到地址为44H的端口 1、以下语句中语法有错误的语句是（B）A.INAL,DXB.OUTAX,DXC.INAX,DXD.OUTDX,AL2、执行PUSHAX指令时将自动完成（B）A.SPSP-1,SS:SPALC.SPSP+1,SS:SPALSPSP-1,SS:SPAHSPSP+1,SS:SPAHB.SPSP-1,SS:SPAHD.SPSP+1,SS:SPAHSPSP-1,SS:SPALSPSP+1,SS:SPAL3、MOVAX,BPSI的源操作数的物理地址是（C） A.10H*DS+BP+SIB.10H*ES+BP+SIC.10H*SS+BP+SID.10H*CS+BP+SI 4、操作数在I/O端口时，当端口地址（>255）时必需先把端口地址放在DX中，进展间接寻址。第4章汇编语言程序设计 程序的编辑、汇编及连接过程 汇编语言的程序一般要经过编辑源程序、汇编（MASM或ASM）、连接（LINK）和调试（DEBUG）这些步骤 第5章8086的总线操作与时序8086/8088工作模式8086/8088典型时序1、两种工作模式两种组态利用MN/MX*引脚区分 MN/MX*接高电平为最小模式MN/MX*接低电平为最大模式 两种组态下的内部操作并没有区分 两种组态构成两种不同规模的应用系统最小组态模式 构成小规模的应用系统，8086本身供应全部的系统总线信号。 最大组态模式 构成较大规模的应用系统，例如可以接入数值协处理器8087 8086和总线掌握器8288共同形成系统总线信号，在最大工作模式中，总是包含两个以上 总线主控设备。 2、典型时序 总线周期是指CPU通过总线操作与外部（存储器或I/O端口）进展一次数据交换的过程所需要时 间。总线周期如：存储器读周期、存储器写周期，I/O读周期、I/O写周期。总线周期一般有4个时钟周期T1，T2,T3,T4组成。 指令周期是指一条指令经取指令、译码、读写操作数到执行完成的过程所需要时间。8088的根本总线周期需要4个时钟周期4个时钟周期编号为T1、T2、T3和T4总线周期中的时钟周期也被称作“T状态”时钟周期的时间长度就是时钟频率的倒数当需要延长总线周期时需要插入等待状态Tw3、（1）存储器写总线周期 T1状态输出20位存储器地址A19A0IO/M*输出低电平，表示存储器操作；ALE输出正脉冲，表示复用总线输出地址 T2状态输出掌握信号WR*和数据D7D0T3和Tw状态检测数据传送是否能够完成T4状态完成数据传送 （2）I/O写总线周期T1状态输出16位I/O地址A15A0IO/M*输出高电平，表示I/O操作； ALE输出正脉冲，表示复用总线输出地址 T2状态输出掌握信号WR*和数据D7D0T3和Tw状态检测数据传送是否能够完成T4状态完成数据传送 （3）存储器读总线周期 T1状态输出20位存储器地址A19A0IO/M*输出低电平，表示存储器操作；ALE输出正脉冲，表示复用总线输出地址T2状态输出掌握信号RD* T3和Tw状态检测数据传送是否能够完成T4状态前沿读取数据，完成数据传送 （4）I/O读总线周期 T1状态输出16位I/O地址A15A0IO/M*输出高电平，表示I/O操作； ALE输出正脉冲，表示复用总线输出地址T2状态输出掌握信号RD* T3和Tw状态检测数据传送是否能够完成T4状态前沿读取数据，完成数据传送 第6章存储器系统随机存储器RAM(randomAccessmemory)存储器中的信息能读能写，且对存储器中任一单元的读或写操作所需要的时间根本是一样的。断电后，RAM中的信息即消逝只读存储器ROM(readonlymemory)用户在使用时只能读出其中信息，不能修改或写入新的信息，断电后，其信息不会消逝。主存储器设计字扩展地址空间的扩展。芯片每个单元中的字长满意，但单元数不满意扩展原则：每个芯片的地址线、数据线、掌握线并联，仅片选端分别引出，以实现每个芯片占据不同的地址范围位扩展当构成内存的存储器芯片的字长小于内存单元的字长时，就要进展位扩展，使每个单元的字长满意要求位扩展方法：将每片的地址线、掌握线并联，数据线分别引出连接至数据总线的不同位上字位扩展:若已有存储芯片的容量为L×K，要构成容量为M×N的存储器，需要的芯片数为：（M/L）×（N/K）片选信号的产生：全译码、局部译码、线性译码。全译码:片选信号由地址线全部不在存储器的地址译码产生。（地址唯一）局部译码：片选信号不是由地址中全部不在存储器上的地址译码产生。（地址不唯一，一个单元可能有多个地址）线性译码：以不在存储器上的高位地址线直接作为存储器芯片的片选信号。（地址不唯一）存储容量是指一块存储芯片上所能存储的二进制位数。假设存储芯片的存储单元数是M，一个存储单元所存储的信息的位数是N，则其存储容量为M×N。1、如图是某一8088系统的存储器连接图，试确定其中各芯片的地址空间 D7D0WRRDVccA17IO/MA19A18A16A15A14A13A0A12A0CE2CE11#6264WEOED7D0A12A0CE2CE12#6264WEOED7D0A13A0CE27128OED7D0G1Y0G2A1G2BCY4BA74LS138111A13Vcc 解：（1）27128是ROM，没有WR，Y00选中该片； 该片14条地址线，其根本地址0000000000000011111111111111；高6位：A19A1800；A171；A16A15A14000 所以27128地址范围：0010000000000000000000100011111111111111即201*0H23FFFH解：（2）6264是SRAM，13条地址线，用2片，根本地址00000000000001111111111111；16264的高7位：A130且Y40有效选中此片，则A16A15A14100；A19A180；A171；16264地址范围：0011000000000000000000110001111111111111即30000H31FFFH26264的高7位：A131且Y40有效选中此片则A16A15A14100；A19A1800；A171；26264地址范围：0011001000000000000000110011111111111111即3201*H33FFFH 1、256KB的SRAM有8条数据线，有（B）条地址线A.8B.18C.10D.24解析：256KB=2的18次方B,所以需要18条地址线2、在内存储器组织中用全译码方式，存储单元地址有重复地址值。F（P211）第7章根本输入输出接口I/O接口电路的典型构造CPU数据总线DBI/O接口电数据信息数据存放器地址总线AB掌握总线CB状态信息外设状态存放器掌握信息掌握存放器 CPU与外设之间的数据传输方式 无条件传送方式、查询传送方式、中断方式、DMA方式。传送方式的比拟： 无条件传送：慢速外设需与CPU保持同步查询传送：简洁有用，效率较低 中断传送：外设主动，可与CPU并行工作，但每次传送需要大量额外时间开销 DMA传送：DMAC掌握，外设直接和存储器进展数据传送，适合大量、快速数据传送 DMA掌握器8237A 8237工作方式：单字节传送方式DMA传送类型DMA读DMA写 DMA掌握器8237A 数据块传送方式恳求传送方式 DMA检验 级连方式 每个8237A芯片有4个DMA通道，就是有4个DMA掌握器；每个DMA通道具有不同的优先权；每个DMA通道可以分别允许和制止；每个DMA通道有4种工作方式；一次传送的最大长度可达64KB；多个8237A芯片可以级连，扩展通道数 简述CPU与外设之间的数据传输方式有哪几种？ 第8章中断掌握接口中断的根本概念：所谓“中断”是指CPU终止正在执行的程序，专区执行恳求CPU为之效劳的内、外部大事的效劳程序，待效劳程序执行完后，又返回被中止的程序连续运行的过程。常见的中断源有：（1）外部设备的恳求（2）由硬件故障引起的（3）实时时钟（4）由软件引起的中断处理过程：1.中断恳求2中断判优3中断响应（通常包括：保存断点地址、关闭中断允许、转入中断效劳程序）4.中断处理（1.爱护现场2.执行中断效劳3.恢复现场）5.中断返回8088CPU的中断系统INTn指令NMI非屏蔽中断恳求CPU中断规律INTRIR0IRIRIR可1屏蔽2中断3恳求8259A中断掌握器INT3指令INTO指令除法错误单步中断IR4软件中断IR硬件中断图8086中断源 查询中断的挨次（由高到低） 软件中断除法错误中断、指令中断INTn、溢出中断INTo非屏蔽中断NMI可屏蔽中断INTR单步中断 8088的中断向量表 中断向量表：中断效劳程序的入口地址（首地址）的表格中断效劳程序的入口地址=中断类型号*4 规律地址含有段地址CS和偏移地址IP（32位） 每个中断向量的低字是偏移地址、高字是段地址，需占用4个字节8088微处理器从物理地址000H开头，依次安排各个中断向量，向量号也从0开头256个中断占用1KB区域，就形成中断向量表 8259A的中断工作过程和工作方式工作方式 1.中断嵌套方式（全嵌套方式、特别嵌套方式） 2.循环优先方式（优先级自动循环方式、优先权特别循环方式）3.中断屏蔽方式（一般中断屏蔽方式、特别中断屏蔽方式） 4完毕中断处理方式（自动中断完毕方式、非自动中断完毕方式）5程序查询方式 6中断恳求触发方式（边沿触发方式、电平触发方式）8259A的中断工作过程（？） 8259A的编程包括初始化命令ICW1ICW4和操作命令字OCW1OCW3初始化命令字规章：必需根据ICW1ICW4挨次写入，ICW1和ICW2是必需送的ICW3和ICW4由工作方式打算 8259A的级联:n片级联可以掌握7n-1个中断1、8086CPU响应中断恳求的时刻是在（B） A.执行完正在执行的程序以后B.执行完正在执行的指令后C.执行完正在执行的机器周期以后D.执行完本时钟周期以后2、8086的中断向量表（B） A.用于存放中断类型码B.用于存放中断效劳程序入口地址C.是中断效劳程序的入口D.是断点 3、若可屏蔽中断类型号为32H，则它的中断向量应存放在（C）开头的4个字节单元中A.00032HB.00128HC.000C8HD.00320H4、8259A中断屏蔽存放器为（B）A.IRRB.IMRC.ISRD.PR5、INTn指令中断是（C） A由外部设备恳求产生B.由系统断电引起的C通过软件调用的内部中断D.可用IF标志位屏蔽的6、某8086微机系统的RAM存储单元中，从0000H：0060H开头依次存放23H、45H、67H和89H四个字节，相应的中断类型码为（B）A.15HB.18HC.60HD.C0H 解析：开头的物理地址为0000H+0060H=60H,60H=中断类型号*4 7、8086CPU可屏蔽中断INTR的中断恳求信号为高电平有效。T 8、中断向量在中断向量表中存放格式为：较低地址单元中存CS，较高地址单元中存放IP。F 9、若中断向量表从0200H开头的连续4个单元中存放某中断效劳程序入口地址，那么相应的中断类型号为（80H） 10、8259A的4个初始化命令字ICW1ICW4的写入方法为挨次写入，其中（ICW12）为必需写， （ICW34）为选写初始化命令字 11、80x86的中断系统有哪几种类型中断？其优先次序如何？12、简述80X86CPU可屏蔽中INTR的中断过程？ 第9章定时计数掌握接口 8253的6种工作方式方式0计数完毕产生中断方式1可重触发单稳态方式方式2频率发生器方式3方波发生器 方式4软件触发的选通信号发生器方式5硬件触发的选通信号发生器8253的编程写入掌握字 写入计数初值（计算公式t=1/f*TC;t定时时间、TC计数初值、f输入时钟频率）读取计数值 看例题9.1(p265)9.3(p270)分析+编程必考（P260掌握字格式） 图。8253A掌握字格式 8255A的工作方式和编程方式0：根本输入输出方式 适用于无条件传送和查询方式的接口电路 方式1：选通输入输出方式 适用于查询和中断方式的接口电路 方式2：双向选通传送方式 适用于双向传送数据的外设 适用于查询和中断方式的接口电路 图8255A方式选择掌握字 图9.138255A端口C置位复位掌握字 8255A的应用 1、8253/8254的十进制计数方式比二进制计数方式的最大计数范围小。T 解析：选择二进制时计数值范围：0000HFFFFH0000H是最大值，代表65536选择十进制（BCD码）计数值范围：000099990000代表最大值10000 2、在对8253初始化时，需要向掌握存放器写入方式掌握字，向（计数通道）写入计数e初值。3、若8253的某一计数器用于输出方波，该计数器应工作在（方式3）。若该计数器的输入频率为1MHz，输出方波频率为5kHz，则计数初值为（200）。 moval,82hout83h,al；8255的初始化，设置端口A为方式0输入、端口B为方式0输出next:inal,81h；读取端口B的数据notal；低两位取反，闭合0变为1andal,03h;屏蔽掉高6位，变为0 andal,03h cmpal,01h；jzone；若等值跳转到0显示程序 cmpal,02h或者 jztwo；若等值跳转到1显示程序cmpal,03hjzexit；若同时按下跳转到中止程序 jmpnext；若未按下键盘则返回到NEXT重新检测one:moval,3fhout80h,aljmpnext；0显示程序two:moval,06h；或30Hout80h,aljmpnext；1显示程序exit:movah,4chint21h；中止程序 第10章串行通信接口 串行通信与并行通信 串行通信：利用一条传输线将数据一位一位按挨次分时传输。并行通信：利用多根传输线，将多为数据同时进展传输。异步串行通信协议 图为异步传输的数据帧格式，每帧包括：一个起始位（低电平）、58个数据位、1个可选的奇偶校验位、12个停顿位（高电平）。传输时低位在前，高位在后。串行通信中的传输模式 何谓并口？何谓串口？它们各自的特点是什么？ 第11章模数接口 D/A转换的根本原理:Vout（D/2n）×VREF DAC0832的工作方式：直通方式单缓冲方式双缓冲方式单极性电压输出：VoutIout1×Rfb（D/28）×VREF双极性电压输出：Vout2（D27）/27）×VREFADC0809的转换公式 友情提示：本文中关于微机原理总结给出的范例仅供您参考拓展思维使用，微机原理总结：该篇文章建议您自主创作。