时脉与电源管理员课件.ppt

時脈與電源管理員時脈與電源管理員 5-1大綱大綱l時脈與電源管理員簡介l時脈管理員簡介l電源管理員簡介l時脈管理員l重置與電源模式l外部硬體的考量25-22時脈與電源管理員簡介時脈與電源管理員簡介l時脈與電源管理員管理以下功能控制每個單元的時脈管理不同電源管理員操作模式間的轉換l加速模式l執行模式l閒置模式l睡眠模式處理器重置l以切換到不同的電源管理模式l藉由針對個別應用切換各種不同電源管理員操作模式，可最佳化效能以及電源消耗35-3設定相位鎖定迴路設定相位鎖定迴路l參數L(外部記憶體),M(執行模式),N(加速模式)可以決定頻率組合，並非所有的頻率組合都是有效的。l根據以下的步驟來設定PLL的頻率：決定出最快的同步記憶體(SDRAM)之頻率需求。若SDRAM頻率低於99.5MHz，則記憶體頻率必須為SDRAM頻率的兩倍。l記憶體控制器內的SDRAM時脈倍率必須設定為2。若SDRAM頻率等於99.5MHz，則記憶體頻率等於SDRAM頻率。變更核心時脈組態暫存器(CCCR)內的L值l外部同步記憶體頻率可設定為99.5MHz、118.0MHz、132.7MHz、147.5MHz、165.9MHz等的近似值l若SDRAM時脈倍率為2，則頻率減半。55-5設定相位鎖定迴路設定相位鎖定迴路(cont.)執行模式(Run mode)的核心頻率l應用程式的程式碼偶爾會從外部記憶體做抓取動作時適用l變更核心時脈組態暫存器(CCCR)內的M值核心頻率通常為記憶體頻率的1倍、2倍或4倍加速模式(Turbo mode)的核心頻率l應用程式的程式碼整個都在快取記憶體內時適用l任何從外部記憶體抓取程式碼的動作都會降低核心運算效能l變更核心時脈組態暫存器內的N值核心頻率通常為執行模式的1.0、1.5、2.0或3.0倍依據所需的記憶體核心頻率設定記憶體控制器與LCD控制器組態進入頻率改變程序65-6核心時脈組態暫存器核心時脈組態暫存器(CCCR)lCCCR控制核心時脈頻率，核心、記憶體控制器、LCD控制器以及DMA控制器等的頻率皆由此取得。l晶體頻率至記憶體頻率之倍數(L)、執行模式頻率至記憶體頻率之倍數(M)、執行模式頻率至加速模式頻率之倍數(N)都在此暫存器內被設定。l時脈頻率如下所示：記憶體頻率=3.6864MHz 晶體頻率 晶體頻率至記憶體頻率之倍數(L)執行模式頻率=記憶體頻率 執行模式頻率至記憶體頻率之倍數(M)加速模式頻率=執行模式頻率 執行模式頻率至加速模式頻率之倍數(N)l以外部記憶體或LCD的需求來選擇L值。l也可以將L設為常數，當改變M與N時，允許頻率在執行與加速模式之間改變，而不會干擾記憶體的設定。l以匯流排頻寬的需求與最小核心效能的需求為基礎來選擇M值。l以最高核心效能的需求為基礎來選擇N值。75-7電源管理員簡介電源管理員簡介l控制所有內部電源範圍，外部電源供應功能以及進入及離開各種電源模式的單元l時脈與電源管理員會控制應用處理器上所有的電源模式或特殊時脈模式的進入與離開。加速模式l核心以其最高的頻率來執行l少量地外部記憶體的存取執行模式l核心以正常頻率來執行l繁頻地外部記憶體的存取閒置模式l除了核心沒有供應時脈之外，系統其餘的部分依然正常運作。睡眠模式l應用處理器會處於最低的電源消耗狀態，同時維持I/O狀態、RTC及時脈與電源管理員的狀態。l喚醒時系統必須重新開機，大部分的內部狀態會消失。l在睡眠模式時，核心電源必須接地，以防止電流流失。85-8時脈管理員時脈管理員l應用處理器的時脈系統包含5個主要的時脈來源：32.768kHz振盪器3.6864MHz振盪器可程式頻率核心PLL95.85MHz固定頻率週邊147.46MHz固定頻率l時脈管理員也透過時脈閘控(clock gating)的方式來減少電源的損耗。105-10125-12振盪器之組態暫存器振盪器之組態暫存器(OSCC)lOSCC控制著32.768kHz振盪器的組態。lOSCC包含2個位元OON位元:只可設定(set-only)OOK位元:唯讀(read-only)lOON位元只能透過軟體致能外部32.768kHz振盪器。當振盪器被致能後，最多需要耗費10秒達到穩定狀態。當振盪器達到穩定狀態時，應用處理器會設定OOK位元。lOOK位元當OOK位元被設定，由32.768kHz振盪器產生時脈來供應RTC和電源管理員。此外3.6864MHz振盪器也會使用。OPDE位元則允許3.6864MHz振盪器在睡眠模式時被關閉。若OOK位元被清除時，則會忽略此OPDE位元(視同已被清除)。OOK只可藉由硬體重置來重置。145-143.6864MHz振盪器振盪器l不需要外部電容。l提供主要的時脈來源給應用處理器使用。l提供參考頻率On-chip PLL頻率乘法器同步序列埠(SSP)脈衝寬度調變器(PWM)作業系統計時器(OST)l硬體重置在硬體重置之後，3.6864MHz振盪器也會提供頻率給RTC和PM。使用者可以致能32.768kHz振盪器，待32.768kHz振盪器的頻率穩定後，32.768kHz振盪器將會驅動RTC和PM。當32.768kHz振盪器為致能而且穩定時(在OSCC內的OON位元和OOK位元皆設定)，在睡眠期間可以經由設定OPDE位元來關閉3.6864MHz振盪器。155-15核心相位鎖定迴路核心相位鎖定迴路l核心PLL提供時脈來源給CPU核心、記憶體控制器、LCD控制器和DMA控制器。l核心PLL使用3.6864MHz振盪器作為頻率參考，乘以下列變數來得到其頻率：L：晶體頻率對記憶體頻率的乘數，設定為27、32、36、40或45。(3.6864Mhz x 27 99.5Mhz)M：記憶體頻率對執行模式的頻率的乘數，設定為1或2。N：執行模式的頻率對加速模式的頻率的乘數，設定為1.0、1.5、2.0或3.0。l當應用處理器正在運算時，不要選擇不在應用處理器支援範圍的電壓與封裝類型之頻率組合。lSDCLK不可大於100MHz。l若MEMCLK大於100MHz，則在記憶體控制器裡，SDCLK和MEMCLK的比率必須設定為1:2。165-16175-1795.85MHz週邊相位鎖定迴路週邊相位鎖定迴路l提供許多週邊區塊的外部介面時脈來源。48MHz:UDC、USB、FICP33MHz;I2C20MHz;MMCl產生的頻率並沒有完全等於所需的頻率，這是由於所選的晶體與單元之間的缺乏完美地最小公倍數(LCM)。l時脈頻率會維持在每個單元所能忍受的範圍內。l若使用3.6864MHz以外的震盪器，週邊區塊介面的時脈頻率可能無法產生所需的鮑率。185-18時脈閘控時脈閘控(Clock Gating)l透過CKEN暫存器來關閉個別的單元的時脈。l當模組沒有被使用時，其組態位元應該關閉。l在硬體重置之後，任何沒有使用的模組必須關閉其時脈。l若模組處於暫時停止的狀態時，且該單元不具備時脈閘控的功能時，則可以利用CKEN暫存器來關閉該單元的時脈。l當一個模組的時脈關閉時，其暫存器依然為可讀寫。AC97為例外，若其時脈已關閉，則完全無法存取。205-20重置與電源模式重置與電源模式l時脈與電源管理員單元決定應用處理器的重置、電源程序與電源模式。l每一種模式的行為在運作中都不相同，且具有特定的進入與離開程序。l重置與電源模式有：硬體重置(Hardware Reset)看門狗重置(Watchdog Reset)GPIO重置(GPIO Reset)執行模式(Run Mode)加速模式(Turbo Mode)閒置模式(Idle Mode)頻率改變程序(Frequency Change Sequence)睡眠模式(Sleep Mode)215-21引發硬體重置引發硬體重置 l當nRESET腳位被外部來源降低成低電位時，不論是哪種操作模式，將引發硬體重置。l沒有任何方法可以遮蔽或是關閉來自外部腳位對應用處理器的重置。lnRESET-OUT腳位也會被觸發。lnRESET必須在一定時間(tDHW_NRESET)內保持低電位，讓系統達到穩定狀態，以及讓重置的訊息傳遞到各個單元。235-23硬體重置期間之行為硬體重置期間之行為l所有內部暫存器和單位都維持其預先定義的重置狀態。l除了3.6864MHz振盪器之外，沒有任何東西在應用處理器裡是處於運作狀態的。l內部時脈停止且晶片是靜止的。l所有動態記憶體的內容在硬體重置期間會全部遺失。245-24看門狗重置看門狗重置l當軟體無法適當地避免看門狗逾時事件的發生時，就會引發看門狗重置。l只有當軟體無法正確地執行以及可能有損壞的資料時，才會產生看門狗重置。l在看門狗重置時，除了時脈與電源管理員之外，所有單元都會重置。265-26引發看門狗重置引發看門狗重置l當OWER裡面的的看門狗致能位元(WE)被設定時，且OSMR3符合作業系統計時計數器(OSCR)時，才會引發看門狗重置。l不論之前的運作模式為何，都會引發看門狗重置。l看門狗重置會觸發nRESET_OUT。275-27看門狗重置期間之行為看門狗重置期間之行為l除了即時時脈(Real Time Clock)與部分的時脈以及電源管理員之外，所有的單元會回到其預先定義的重置狀態。l所有的動態記憶體的內容都會遺失，因為記憶體控制器接受到完全重置的訊息。285-28GPIO重置重置lGP1必須被適當地設定為重置來源。l除了即時時脈與部分時脈、電源管理員、記憶體控制器之外的所有的應用處理器單元，都會回復其預先定義且已知的狀態。305-30引發引發GPIO重置重置l必須經由GPIO控制器來設定GPIO重置。lGPIO重置功能為位準感應，且不為邊緣觸發。l依照以下步驟來產生重置：GP1必須設定為輸出。從外部將GP1腳位驅動為高電位狀態。設定GP1為輸入。設定GP1的交替(重置)功能。lGPIO重置之前的運作模式不會影響GPIO重置。l引發GPIO重置時，nRESET_OUT會被觸發。l若GP1觸發少於4xN個週期時，則應用處理器則維持先前的運作模式，或是進入GPIO重置。N為加速模式時脈乘數，在核心時脈組態暫存器內。l睡眠模式不會運作，因為所有的GPIO可交替功能的輸入腳位都關閉。外部喚醒來源必須被重導至其中一個致能的GPIO喚醒來源。315-31GPIO重置期間之行為重置期間之行為l時脈單元會以其先前設定的值繼續運作，因此應用處理器會以相同的時脈組態進入與離開GPIO重置。l除了振盪器與記憶體控制器腳位之外，所有的腳位都會回復到重置狀態。lGPIO重置不會重置記憶體控制組態暫存器。l外部記憶體若在GPIO重置之前有適當地設定，則其內容可以被保留。軟體必須正確地設定記憶體控制組態。GPIO重置所耗費的時間必須少於SDRAM的刷新週期。325-32完成完成GPIO重置重置lGPIO重置完成程序如下：因為內部重置被傳送至GPIO控制器與其暫存器，並回到其重置狀態，使GPIO重置觸發的來源被移除。nRESET_OUT觸發移除。開始正常開機程序。除了即時時脈、部分的時脈、電源管理員、記憶體控制器之外，所有應用處理器單元會回復到預先定義的重置狀態。軟體必須檢查RCSR來判定重新開機的原因。335-33執行模式執行模式l應用處理器的一般運作模式。l所有的電源供應皆致能，且所有已經致能的功能的時脈都正常運作。345-34加速模式加速模式l最高的處理效能。l最高核心時脈頻率。355-35進入加速模式進入加速模式l在核心時脈組態暫存器CCCRN內設定處理器執行模式和加速模式之時脈頻率的比例。l必須要透過頻率改變程序的步驟來設定。l當軟體設定時脈設定暫存器(CCLKCFG)的加速位元時，加速模式將會被引發。lCPU必須等待所有在管線(pipeline)內的指令完成。當指令完成之後，才可以用較高的加速模式頻率來運作。lCCLKCFG暫存器軟體可以同時設定或清除包含加速位元在內的其它位元。加速位元的優先權會低於暫存器裡面的其它位元。CPU進入加速模式之前，會優先執行其它位元的設定模式。當CPU離開其它模式時，CPU會以加速位元的狀態做為進入執行模式或是加速模式的基準。365-36加速模式之行為加速模式之行為l除了核心時脈頻率根據CCCR內的N值增加之外，應用處理器在加速模式與在執行模式的行為是一樣的。l當對外部記憶體的存取機率很少時，適合以加速模式來進行運算。l當核心頻率與外部記憶體時脈頻率的比例增加時，會相對應地增加每個對外部記憶體存取的延遲。l增加的延遲會降低應用處理器的電源效率。l為了達到最佳效能，軟體必須在執行模式時將應用程式載入快取記憶體內，然後在加速模式時執行。375-37離開加速模式離開加速模式l軟體必須清除CCLKCFG暫存器內的加速位元。l在清除之後，CPU必須等待管線內的指令運算完成之後，CPU便會進入執行模式。l閒置模式、睡眠模式、頻率改變程序以及重置等的處理都會比加速模式優先執行，並且會造成應用處理器離開加速模式。l當CPU離開任何上述的模式時(閒置模式、睡眠模式、頻率改變程序以及重置)，CPU會以CCLKCFGTurbo之設定狀態為基礎，進入執行模式或是加速模式。385-38閒置模式閒置模式l允許使用者在處理器停止運算期間，繼續監視on-chip與off-chip的中斷服務請求，並且停止CPU的核心時脈。l閒置模式不會改變時脈，因此當中斷發生時，CPU可以快速地恢復到進入閒置模式之前的狀態。l在閒置模式期間，以下的資源會繼續運作：系統單元模組l即時時脈、作業系統計時器、中斷控制器、通用I/O，以及時脈與電源管理員週邊單元模組lDMA控制器、LCD控制器，以及所有其它的週邊單元記憶體控制器395-39進入閒置模式進入閒置模式l所有重要的應用程式必須完成且結束。l當週邊需要CPU的運算時，週邊必須在進入閒置模式之前設定成可以對CPU產生中斷。l軟體選擇PWRMODEM的閒置模式後，CPU會等待到管線(pipeline)內所有的指令皆完成之後，關閉CPU時脈，進入閒置模式。l當中斷發生時，CPU會立即終止閒置模式，並且繼續閒置模式前的正常運算。l在閒置模式下，中斷來源會被當作是喚醒CPU的來源。405-40PWRMODE暫存器暫存器位址名稱說明31:2保留。讀取未定義，寫入必須為0。1:0M低電源模式00 執行加速模式01 閒置模式10 保留11 睡眠模式重置時設定為00。415-41閒置模式之行為閒置模式之行為lCPU的時脈會停止，但應用處理器的其餘的部分依然正常地運作。LCD控制器可以用記憶體內的同一個訊框(frame)資料來刷新螢幕內容。l中斷控制器控制暫存器ICCRDIM被清除時，任何一個致能的中斷皆可以喚醒應用處理器。l表示不一定要取消遮蔽才能利用中斷來離開閒置模式。被設定時，只有未遮蔽的中斷可以喚醒應用處理器。425-42離開閒置模式離開閒置模式l任何致能的中斷都可以使CPU離開閒置模式。l重置任何重置發生時都可以使CPU離開閒置模式。進入與離開重置的程序的優先等級皆高於閒置模式。當重置離開程序完成之後，CPU不會繼續維持在閒置模式。l看門狗計時器如果看門狗計時器被致能時，軟體必須在設定閒置模式之前先設定看門狗符合暫存器，以確定在看門狗重置觸發發生之前，另一個中斷可以使應用處理器離開閒置模式。使用RTC警報信號或另一個OS計時器通道來達到此目的。435-43頻率改變程序頻率改變程序l改變處理器時脈的頻率。l在頻率改變程序的期間，CPU、記憶體控制器、LCD控制器和DMA等的時脈會停止，而其它的週邊會繼續維持運作。l此程序是用來改變初始開機(initial boot-up)時預設狀態的頻率，也可以用來當做節省電力的功能，當軟體改變頻率後，以最低需求的頻率來執行運算。445-44頻率改變程序的先前準備頻率改變程序的先前準備l在軟體初始化頻率改變程序之前，必須完成以下的步驟：l記憶體控制器適當地設定記憶體控制器的組態來確保SDRAM內的資料。刷新計時器必須設定為目前工作頻率與未來工作頻率兩者之間取最慢者的刷新時間。為了預防SDRAM頻率超過特定的頻率，SDRAM必要時可以設定為核心頻率的1/2l若核心/記憶體頻率從100/100改變成133/66，在頻率改變之前，SDRAM匯流排必須設定為1/2。l若核心/記憶體頻率從133/66改變成100/100，在完成頻率改變程序之後，SDRAM必須設定為1:1。455-45頻率改變程序的先前準備頻率改變程序的先前準備(cont.)lLCD控制器關閉LCD控制器或者將LCD控制器的組態設定成可以避免當應用處理器的LCD時脈與資料發生中斷時造成影響。l週邊單元設定週邊單元的組態，讓週邊可以承受最多將有500s的時間無法處理DMA的服務。如果週邊單元無法承受在500s的時間無法得到 DMA的服務時，則此週邊單元必須被關閉。l中斷在頻率改變程序期間所產生的中斷會在頻率改變程序離開程序時執行，若週邊單元無法等待500s的中斷延遲時，此週邊單元必須被關閉。l設定核心時脈組態暫存器CCCR來對應所需的頻率。465-46引發頻率改變程序引發頻率改變程序l軟體必須設定CCLKCFG內的頻率改變程序位元FCS引發頻率改變程序l在CCLKCFG內，若軟體在設定FCS的同時也對加速位元做設定時，則當離開頻率改變程序後，CPU才會進入加速模式。l在軟體設定FCS之後：CPU時脈將停止，而對CPU的中斷也會被控管。記憶體控制器會完成其緩衝區內CPU所產生的未完成的交易。其它來自LCD或DMA控制器所產生的新交易將會被忽略。記憶體控制器會將SDRAM設定為自我刷新模式(self-refresh mode)。l注意：為了確保SDRAM自我刷新時間在記憶體控制器內被正確地設定，必須將其值設定成可以符合核心目前的工作頻率與未來工作頻率兩者之間取最慢的頻率。475-47頻率改變程序期間之行為頻率改變程序期間之行為l處理器的PLL時脈產生器正在進行頻率鎖定的動作，中斷無法被處理。l處理器的PLL頻率鎖定之後，便可以處理在頻率改變程序期間所產生的中斷。l在頻率改變程序期間95.85MHz與147.46MHz 的PLL時脈產生器會繼續提供時脈輸出。除了記憶體控制器、LCD控制器與DMA之外的週邊除了不能處理DMA或中斷請求之外，也可以繼續正常地操作。在頻率改變程序完成之前，DMA或中斷請求是不會被認可的。485-48完成頻率改變程序完成頻率改變程序l重置除了下列之外，任何重置被觸發時就會離開頻率改變程序。l硬體與看門狗重置的優先權將高於頻率改變程序。在GPIO重置時，重置會被延遲，等待PLL重新調整時脈，使頻率設定成頻率改變程序所需的頻率時，重置才會繼續。l在頻率改變程序期間，如果看門狗計時器致能先設定看門狗符合暫存器。讓頻率改變程序在看門狗重置觸發之前完成。l若在頻率改變程序期間觸發硬體或看門狗重置DRAM的內容會消失，因為所有的狀態，包含記憶體控制器組態與前一個頻率改變程序的資訊都會被重置。l若在頻率改變程序期間觸發GPIO重置若SDRAM不在自我行刷新模式，且離開程序超過刷新間隔時，在離開GPIO重置程序後，SDRAM的內容會消失。495-49完成頻率改變程序完成頻率改變程序(cont.)l正常情況下，頻率改變程序的離開程序如下：處理器的PLL時脈產生器以核心時脈設定暫存器CCCR內的值來重新設定，並且開始調整時脈至鎖定的值。l注意：若改變前後的頻率相同，此步驟依然會執行。處理器時脈之內部PLL時脈產生器等待新的時脈達到穩定。CPU時脈重新啟動，而CPU會依照加速位元內所設定的狀態繼續操作(執行模式或加速模式)。傳至CPU的中斷不會再被阻隔。CCLKCFG暫存器的FCS位元不會自動清除。為了避免意外地返回頻率改變程序，軟體不可以立即清除FCS位元。此位元必須在下一次的暫存器寫入時清除。數值可以被寫入至CCCR，但它們會被忽略，一直到下一次頻率改變程序重新開始。SDRAM必須離開自行刷新模式而進入自己的閒置模式。505-50睡眠模式睡眠模式l睡眠模式提供低的電源消耗，以遺失大部分的處理器內部狀態做為代價。l睡眠模式開始時，大部分的應用處理器活動都會停止，所以必須將週邊關閉，有順序地關機，並且移除核心的電源。l在睡眠模式期間，RTC與電源管理員會繼續運作。l在睡眠模式期間，腳位的狀態從頭到尾皆可以維持在一定的狀態。l外部SDRAM的內容會被保留，因為它處於自行刷新模式。l電源管理員將會監示喚醒事件，而且在接收喚醒事件之後，會重新建立電源，並且遵循重置程序。l當離開睡眠模式時，處理器的狀態會重置，並以開機模式繼續運作。515-51睡眠模式之準備睡眠模式之準備l睡眠模式開始之前，軟體必須遵循以下的步驟。設定記憶體控制器，讓SDRAM的內容可以保持。若週邊有平順的關機需求時，待DMA的傳送或接收完成後關閉週邊。525-52進入睡眠模式進入睡眠模式l軟體利用PWRMODE暫存器來進入睡眠模式。l若外部電壓調節器失效，或主電池電源不足或消失時，則某些系統必須快速地進入睡眠模式。535-53進入睡眠模式進入睡眠模式(cont.)l為了進入睡眠模式，軟體必須完成以下程序步驟：1.軟體使用外部記憶體與電源管理員便條暫存器(PSPR)來保留重要的狀態訊息。2.軟體在PWRMODEM內設定睡眠模式。中斷會立即放棄睡眠模式，並且繼續正常的運算。3.CPU會等待管線內所有的指令都完成。4.記憶體控制器會先處理完其緩衝區內的未完成交易，與來自CPU的未完成交易。之後來自於LCD或DMA控制器的新交易都將被忽略。5.記憶體控制器將SDRAM置於自行刷新模式。6.電源管理員將GPIO的輸出腳位切換至相對應的睡眠狀態。各腳位的睡眠狀態是透過載入電源管理GPIO睡眠狀態暫存器(PGSR0、PGSR1、PGSR2)來設定。為了避免應用處理器喚醒時對於匯流排會產生競爭的現象，必須要確定相關晶片的晶片選擇(CS)在睡眠模式期間沒有被設定為0。7.CPU時脈停止，並且移除核心的電源供應。8.移除PWR_EN的觸發。545-54電源管理員之便條暫存器電源管理員之便條暫存器(PSPR)l電源管理員包含一個32位元的暫存器。l此暫存器可用來儲存任何格式的處理器組態資料。lPSPR是一個維持暫存器(holding register)，在睡眠模式時會仍然會繼續供電，經由硬體、看門狗與GPIO重置來重置。l在Run和加速模式期間，可以將任何數值寫入PSPR。l在離開睡眠模式之後仍可以讀取此數值，可以用來表示處理器在進入睡眠模式之前的組態。555-55睡眠模式之行為睡眠模式之行為l在睡眠模式裡除了RTC之外的所有處理器與週邊時脈都會被關閉。除了有效的喚醒信號、重置訊號，以及nBATT_FAULT信號之外，應用處理器不會辨識任何的中斷或是任何外部腳位狀態的改變。若nBATT_FAULT訊號被觸發，則GPIO1:0會被設定為唯一的有效喚醒訊號。l電源管理員會監督喚醒事件，喚醒事件可能是CPU在睡眠模式開始前所設定的電源管理員依據所偵測到的錯誤狀態來設定的l為了偵測GPIO腳位上的正緣或負緣，上升或負緣必須至少維持大於1個完整的時脈週期時間(32.768kHz)。l電源管理員必須花費3個時脈週期(32.768kHz)來確認GPIO的上升或負緣，以便開始喚醒程序。565-56離開睡眠模式離開睡眠模式l若硬體重置被觸發時，會離開睡眠模式，此時DRAM的內容會消失。l硬體重置的進入與離開程序的優先權高於睡眠模式。l一般情況下，依照以下的程序離開睡眠模式。1.來自致能的GPIO或RTC的預先設定的喚醒事件發生時。2.PWR_EN訊號被觸發，電源管理器會等待外部電源供應器達到穩定狀態。3.3.6864MHz振盪器會被致能並且達到穩定狀態。4.處理器的PLL時脈產生器依照CCCR裡的值被重新程式化，並且達到穩定狀態。5.在PWRMODEM內的睡眠模式組態被清除。6.應用處理器的內部重置的觸發被移除，CPU開始正常開機程序。7.nRESET_OUT腳位的觸發被移除。8.SDRAM必須從自動刷新模式轉變到閒置狀態。9.軟體透過重置控制器狀態暫存器RCSR來確定造成重新開機的原因、透過PSSR來確定觸發睡眠模式的原因。10.在睡眠模式期間，若電源管理員便條暫存器PSPR被用來保留任何重要的狀態，則軟體現在可以回復其資料。575-57外部硬體的考量外部硬體的考量l為了避免高電流供應的困境，應用處理器的電源供應必須以下列程序供電：VCCQVCCNVCC與PLL_VCC注意：VCCN不可在VCCQ之前供電。585-58外部硬體的考量外部硬體的考量(cont.)l通電開機之重置(Power-On-Reset)在電源供應初始化並達到穩定之後的一段固定時間內，nRESET與nTRST腳位必須維持低電位。可以藉由外部通電開機之重置(Power-On-Reset)的裝置或其它電路來控制。為了確保在通電開機期間內部ESD保護裝置不會啟動，必須觀察最小上升時間。595-59外部硬體的考量外部硬體的考量(cont.)l電源供應之連接應用處理器需要2或3種外部供應電壓。lVCCQ需要3.3V(+/-10%)lVCCN需要3.3V(+/-10%)或2.5V(+15/-5%)lVCC和PLL_VCC應該要連接在一起且需要0.85 1.3V。PLL_VCC必須要與其它低電壓供應器分離。依照可以取得的獨立調節器輸出和所需求的記憶體電壓，VCCQ也最好從VCCN中分離出來。605-60