ch065康华光数字电子技术第六版.pptx
6.5 若干典型的时序逻辑集成电路1、寄存器6.5.1 寄存器和移位寄存器寄存器:是数字系统中用来存储代码或数据的逻辑部件。它的主要组成部分是触发器。一个触发器能存储1位二进制代码，存储 n 位二进制代码的寄存器需要用 n 个触发器组成。寄存器实际上是若干触发器的集合。第1页/共46页8位CMOS寄存器74HC374脉冲边沿敏感的寄存器第2页/共46页8位CMOS寄存器74HC/HCT3741111110111第3页/共46页8位CMOS寄存器74LV374高阻HHH高阻LLH存入数据，禁止输出HHL对应内部触发器的状态LLL存入和读出数据Q0Q7DNCP输出内部触发器输 入工作模式第4页/共46页2、移位寄存器移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。按移动方式分单向移位寄存器双向移位寄存器左移位寄存器移位寄存器的逻辑功能分类移位寄存器的逻辑功能右移位寄存器第5页/共46页(1)基本移位寄存器（a）电路串行数据输入端串行数据输出端并行数据输出端第6页/共46页D3=Qn2D1=Q0nD0=DSIQ0n+1=DSIQ1n+1=D1=Q0nQ2n+1=D2=Qn1Q3n+1=D3=Qn2写出激励方程：写出状态方程：(b).工作原理D2=Qn1D0 D2 D1 D3 第7页/共46页 1 0 1 1 0 1 1 0 1 1 0 00 0 0 0 0 0 0FF0 FF1 FF2 FF31CP 后2CP 后3CP 后4CP 后1101 1 Q0n+1=DSIQ1n+1=Q0nQ2n+1=Qn1Q3n+1=Qn21011第8页/共46页DSI=11010000,从高位开始输入 经过4个CP脉冲作用后，从DS I端串行输入的数码就可以从Q0 Q1 Q2 Q3并行输出。串入并出 经过7个CP脉冲作用后，从DSI 端串行输入的数码就可以从DO 端串行输出。串入串出第9页/共46页(2)多功能双向移位寄存器多功能移位寄存器工作模式简图（a）工作原理高位移向低位-左移低位移向高位-右移第10页/共46页实现多种功能双向移位寄存器的一种方案(仅以FFm为例)S1S0=00S1S0=01高位移向低位S1S0=10S1S0=11并入不变低位移向高位第11页/共46页（b）典型集成电路CMOS 4位双向移位寄存器74HC/HCT194 第12页/共46页74HCT194 的功能表 7D3D2D1D0DI3*DI2*DI1*DI0*HHH6H HLHH5LLLHH4HHHLH3LLHLH2LLH1LLLLLDI3DI2DI1DI0左移DSL右移DSRS0S1行并行输入时钟CP串行输入控制信号清零输 出输 入第13页/共46页例:时序脉冲产生器。电路如图所示。画出 Q0Q3波形，分析逻辑功能。解：启动信号为0:S1=1 S0=1,同步置数QAQD=0111因为Q0Q3总有一个为0，S1S0=01，则74194始终工作在低位向高位移动循环移位的状态。启动信号为1后:S1=0 S0=1,低位移向高位状态,Q3=DSR启动0 1 1 10 1 1 1CPQ0 Q1Q2 Q3S1S0DSR74194A B C D11CR第14页/共46页01111011110111100111Q0Q3Q2Q1第15页/共46页(2)计数器的分类按脉冲输入方式，分为同步和异步计数器按进位体制，分为二进制、十进制和任意进制计数器按逻辑功能，分为加法、减法和可逆计数器概 述(1)计数器的逻辑功能 计数器的基本功能是对输入时钟脉冲进行计数。它也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等等。6.5.2 计 数 器第16页/共46页同步计数器异步计数器加计数器减计数器可逆计数器二进制计数器非二进制计数器 十进制计数器 任意进制计数器加计数器减计数器可逆计数器二进制计数器非二进制计数器 十进制计数器 任意进制计数器第17页/共46页(1)异步二进制计数器-4位异步二进制加法计数器工作原理1、二进制计数器第18页/共46页结论:计数器的功能：不仅可以计数也可作为分频器。第19页/共46页如考虑每个触发器都有1tpd的延时，电路会出现什么问题？异步计数脉冲的最小周期 Tmin=n tpd。（n为位数）第20页/共46页Q0在每个CP都翻转一次Q1仅在Q0=1后的下一个CP到来时翻转FF0可采用T=1的T触发器FF1可采用T=Q0的T触发器Q3仅在Q0=Q1=Q2=1后的下一个CP到来时翻转FF2可采用T=Q0Q1T的触发器Q2仅在Q0=Q1=1后的下一个CP到来时翻转FF3可采用T=Q0Q1Q2T的触发器4位二进制计数器状态表0000016111111500111140101113000111201101110010110010019000018011107001106010105000104011003001002010001000000Q0Q1Q2Q3进位输出电路状态计数顺序(2)二进制同步加计数器第21页/共46页(a)4位二进制同步加计数器逻辑图-由T触发器构成第22页/共46页4位二进制同步加计数器时序图第23页/共46页(b)4位二进制同步加计数器逻辑图-由D触发器构成第24页/共46页(c)计数使能和并行进位CET、CEP为计数使能，并行进位TC=Q3Q2Q1Q0CET 第25页/共46页(d)异步清零和同步并行置数2选1数据选择器第26页/共46页(3)时序图TC=CETQ3Q2Q1Q0第27页/共46页74LVC161逻辑功能表输输 入入输输 出出清零清零 预置预置使能使能时钟时钟预置数据输入预置数据输入计计 数数进进位位CEPCETCPD3D2D1D0Q3Q2Q1Q0TCLLLLLLHLD3D2D1D0D3D2D1D0*HHL保保持持*HHL保保持持*HHHH计计数数*CR的作用？PE的作用？第28页/共46页设法跳过169=7个状态 11CP例 用74LVC161构成九进制加计数器。CPQ3Q2Q1Q0000001000120010.8100091001151111(a)反馈清零法：利用异步置零输入端，在M进制计数器的 计数过程中，跳过M-N个状态，得到N进制计数器的方法。(4）应用1第29页/共46页工作波形状态图11CP1第30页/共46页1 1 CP 1 CPQ3Q2Q1Q0000001000120010.8100091001151111(b)反馈置数法:利用同步置数端，在M进制计数器的计数过程中，跳过M-N个状态，得到N进制计数器的方法。利用同步置数端构成九进制计数器第31页/共46页 采用后九种状态作为有效状态，用反馈置数法 构成九进制加计数器。CPQDQCQBQA000001000120010.7011180111910001511111 1 CP 1 1 1 1 Q3 Q2 Q1 Q01 1 0 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 11 1 1 01 1 1 1第32页/共46页12345678910波形图：该计数器的模为9。第33页/共46页分析下图所示的时序逻辑电路，试画出其状态图和在CP脉冲作用下Q3、Q2、Q1、Q0的波形，并指出计数器的模是多少？M=12第34页/共46页例 用74VC161组成256进制计数器。解：1片74161是16进制计数器 256=1616 所以256进制计数器需用两片74161构成片与片之间的连接通常有两种方式：并行进位(低位片的进位信号作为高位片的使能信号)串行进位(低位片的进位信号作为高位片的时钟脉冲，即异步计数方式)设计思想第35页/共46页N=1616=256+0 0 0 1CP0000 1111 计数状态:0000 0000 1111 1111并行进位：低位片的进位作为高位片的使能P294第36页/共46页计数状态:0000 0000 1111 1111采用串行进位时，为什么低TC要经反相器后作为高位的CP？+0 0 0 10000 1111 串行进位：低位片的进位作为高位片的时钟第37页/共46页用集成计数器构成任意进制计数器的一般方法1）N M 的情况（1）串行进位方式：（2）并行进位方式：-采用多片M进制计数器构成。按芯片连接方式可分为：构成异步计数器构成同步计数器实现的方法：第39页/共46页应用举例 D7 0 1 74LS151 D0 D1 D2 D3 D4 D5 D6 EN CBA111CPYD7 序列信号发生器在CP的作用下，Y端产生00010111循环序列信号如要求Y端产生10110010循环序列信号，如何改变电路的连接？第40页/共46页2.异步二-十进制计数器将图中电路按以下两种方式连接：试分析它们的逻辑输出状态。接计数脉冲信号，将Q0与相连；（1）接计数脉冲信号，将Q3与相连（2）第41页/共46页两种连接方式的状态表计数顺序计数顺序连接方式连接方式1（8421码）码）连接方式连接方式2（5421码）码）Q3Q2Q1Q0Q0Q3Q2Q1000000000100010001200100010300110011401000100501011000601101001701111010810001011910011100第42页/共46页（1）工作原理置初态Q3Q2Q1Q0=0001，基本环形计数器状态图3.环形计数器第一个CP:Q3Q2Q1Q0=0010，第二个CP:Q3Q2Q1Q0=0100，第三个CP:Q3Q2Q1Q0=1000，第四个CP:Q3Q2Q1Q0=0001，第五个CP:Q3Q2Q1Q0=0010，第43页/共46页a、电路 扭环形计数器b、状态表状态编号状态编号Q4Q3Q2Q1Q0000000100001200011300111401111511111611110711100811000910000c、状态图置初态Q3Q2Q1Q0=0001，第44页/共46页状态编号状态编号Q4Q3Q2Q1Q0000000100001200011300111401111511111611110711100811000910000译码电路简单,且不会出现竞争冒险第45页/共46页感谢您的观赏！第46页/共46页
