组合逻辑电路课件课件.pptx

14.1组合逻辑电路的分析主要内容：组合逻辑电路的概念组合逻辑电路的一般分析方法分析组合逻辑电路的几个例子第1页/共99页24.1.1组合逻辑电路的定义如果一个逻辑电路在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合，而与它们以前的状态无关，这样的逻辑电路称为组合逻辑电路。组合逻辑电路的输出与输入之间可以用如下逻辑函数表示：(i=1,2,m)第2页/共99页3组合逻辑电路框图如下图所示：组合逻辑电路的特点如下：（1）由逻辑门电路组成，（2）输出与输入之间不存在反馈回路。第3页/共99页44.1.2 组合逻辑电路的分析步骤组合逻辑电路的分析步骤如下：（1）根据给定的逻辑电路，写出输出逻辑函数表达式；（2）化简逻辑电路的输出逻辑函数表达式；（3）根据化简后的输出逻辑函数表达式列出真值表；（4）由真值表确定电路的逻辑功能(难点)。组合逻辑电路的分析：已知逻辑电路，要求确定输出与输入之间的逻辑关系，进而确定电路的逻辑功能。第4页/共99页54.1.3 组合逻辑电路的分析举例1.单输出组合逻辑电路的分析例4-1 已知逻辑电路如图所示，分析该电路逻辑功能。第5页/共99页6解：（1）根据给定的逻辑电路，写出逻辑函数表达式第6页/共99页7（2）化简逻辑电路的输出函数表达式（3）根据化简后的逻辑函数表达式可列出真值表。（4）逻辑功能评述观察真值表中F为1时的规律：只有当A、B、C这三个变量都为相同值时，输出F为1，否则为0。因此，该电路称为“判一致电路”。第7页/共99页8例4-2已知逻辑电路如图所示，分析该电路逻辑功能。第8页/共99页92多输出组合逻辑电路的分析例4-3 已知逻辑电路如下图所示，分析该电路的逻辑功能。第9页/共99页10解：（1）根据给定的逻辑电路，写出所有输出逻辑函数表达式并对其进行变换：AB第10页/共99页11 （2）根据化简后的逻辑函数表达式列出真值表（3）逻辑功能评述 该电路是一位二进制数比较器：当AB时，L21；当AB时，L11；当AB时，L31。注意在确定该电路的逻辑功能时，输出函数L1、L2、L3不能分开考虑。第11页/共99页124.2组合逻辑电路的设计主要内容：组合逻辑电路的一般设计步骤设计组合逻辑电路的几个实例用小规模集成电路（逻辑门电路）实现组合逻辑电路的逻辑功能第12页/共99页134.2.1组合逻辑电路的一般设计步骤组合逻辑电路的设计步骤如下：（1）将实际逻辑问题进行逻辑抽象：确定输入、输出变量；分别对输入、输出变量进行逻辑赋值，即确定0、1的具体含义；最后根据输出与输入之间的逻辑关系列出真值表。（难点）（2）根据真值表写出相应的逻辑函数表达式。（3）将逻辑函数表达式化简，并转换成所需要的形式。（4）根据最简逻辑函数表达式画出逻辑电路图。第13页/共99页144.2.2组合逻辑电路的设计举例例4-4 用“与非”门设计一个三变量“多数表决电路”。解：（1）进行逻辑抽象，建立真值表：用A、B、C表示参加表决的输入变量，“1”代表赞成，“0”代表反对，用F表示表决结果，“1”代表多数赞成，“0”代表多数反对。根据题意，列真值表。第14页/共99页15（2）根据真值表写出逻辑函数的“最小项之和”表达式：（3）将上述表达式化简，并转换成与非形式（4）根据逻辑函数表达式画出逻辑电路图如下：第15页/共99页16例4-5某同学参加四门课程考试，规定如下：（1）课程A及格得1分，不及格得0分；（2）课程B及格得2分，不及格得0分；（3）课程C及格得4分，不及格得0分；（4）课程D及格得5分，不及格得0分；若总得分大于8分（含8分），就可结业。试用“或非”门设计实现上述要求的逻辑电路。第16页/共99页17由卡诺图可得：（1）第17页/共99页18（2）将函数表达式转换成或非形式（3）根据逻辑函数表达式画出逻辑电路图第18页/共99页19集成电路“与或”门：第19页/共99页20集成电路“与或非”门：第20页/共99页21例4-6 长江大学大学东、西两校区举行联欢会，入场券分红、黄两种，东校区学生持红票入场，西校区学生持黄票入场。会场入口处设一自动检票机：符合条件者可放行，否则不准入场。试设计该逻辑电路。第21页/共99页22例4-7 书p130设计一个指示特快、直快和慢车等待进站的逻辑电路：其优先级依次为：特快、直快和慢车；3个指示灯发亮分别对应允许特快、直快和慢车进站。第22页/共99页234.3 编码器主要内容：编码器的概念优先编码器的概念典型的TTL编码器集成电路74LS148、74LS147和CMOS编码器集成电路CD4532第23页/共99页244.3.1编码器的概念 将具有特定含义的信息（数字或符号）编成相应的若干位二进制代码的过程，称为编码。实现编码功能的电路称为编码器。M个输入端：分别代表不同含义的M个输入信号；n个输出端：对应每个输入信号的n位代码。第24页/共99页25编码过程：对某个输入信号进行编码，就是使该信号输入端有效，同时使其他信号输入端无效。这时编码器输出端并行输出对应的n位二进制代码。输入信号有效分为两种：高电平有效和低电平有效。结论：编码器在任何时刻只能对一个输入端信号进行编码。即不允许两个或两个以上输入端同时存在有效信号。第25页/共99页264.3.2二进制编码器 用n位二进制代码对M=2n个信号进行编码的电路称为二进制编码器。1三位二进制编码器假设：该编码器的输入端采用高电平有效进行编码。根据编码器的定义，可得到其真值表：第26页/共99页27输输入入输输出出I0I1I2I3I4I5I6I7C B A1000000001000000001000000001000000001000000001000000001000000001000001010011100101110111真值表第27页/共99页28第28页/共99页29 根据上述各表达式可直接画出3位二进制编码器的逻辑电路图。第29页/共99页302优先编码器 与普通编码器不同，优先编码器允许多个输入信号同时有效，但存在优先编码级别。即：当多个输入端信号都有效时，仅对优先级别最高的输入信号进行编码。输输入入输输出出I0I1I2I3Y1Y0100000100011010111（1）输入编码信号是高电平有效，还是低电平有效？（2）输入编码信号优先级从高到低是（）？第30页/共99页31集成电路优先编码器TTLCMOS第31页/共99页3274LS148的真值表（可从集成电路手册中查到）：从真值表中可获取如下信息：编码信号输入脚、代码输出脚 和其它 辅助信号脚；编码信号输入脚是低电平还是高电平有效？代码输出脚是原码还是反码输出？编码信号输入脚的优先级别？集成电路的基本逻辑功能？集成电路的其它辅助功能？第32页/共99页33优先编码器74148的逻辑功能表 输输入入输输出出EI01234567A2A1A0CSEOHHHHHHLHHHHHHHHHHHHLLLLLLLHLLHLLHLHLLHHLHLLHLLHHHLHHLHLLHHHHHLLLHLLHHHHHHLHLHLLHHHHHHHHLLHLLHHHHHHHHHHLHEI=1，电路不工作，CS=EO=1，A2 A1 A0=111 EI=0，电路工作，无有效低电平输入，A2 A1 A0=111，CS=1，EO=0；EI=0，电路工作，输入07分别有低电平输入时，A2 A1 A0为07的编码输出，CS=0，EO=1。第33页/共99页34该编码器有8个信号输入端、3个代码输出端、1个输入使能端、1个输出使能端和1个输出扩展端：（1）74LS148输入端为低电平有效，输出端以反码的形式表示。（2）EI为输入使能端。低电平有效。EI=1时不管输入端是否有效，输出端均为高电平，编码器处于“非工作状态”；而EI=0时，编码器处于“工作状态”。（3）EO为输出使能端，低电平有效。当EI=0且输入端无有效信号时，EO=0。故EO=0实际上表示编码器处于工作状态，但此时“无编码信号输入”。（4）CS为输出扩展端，低电平有效。当编码器处于工作状态且“有编码信号输入”时，CS0。故CS的低电平实际上表示编码器处于工作状态，且“有编码信号输入”。总结第34页/共99页35（1）分析CMOS优先编码器CD4532的各种功能。真值表见书P140和下页 （2）编码器的仿真软件演示第35页/共99页36 优先编码器CD4532功能表输输入入输输出出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEOLLLLLLHLLLLLLLLLLLLHHHHHHHLHLHHHLHLHLLHHLHHLHLLLHHLLHLHLLLLHLHHHLHLLLLLHLHLHLHLLLLLLHLLHHLHLLLLLLLHLLLHL为什么要设计GS、EO输出信号？第36页/共99页374.3.3二十进制编码器 用二进制码表示十进制数的编码器称为二十进制编码器或BCD码编码器。第37页/共99页38 由真值表可知，可对09进行编码。如何对0 编码？74LS147真值表第38页/共99页394.3.4 编码器应用举例例1 用二片8-3线优先编码器74LS148扩展为 16-4线优先编码器，逻辑电路图如图所示。试分析其工作原理。第39页/共99页40例2 如图所示 是用十个按键、74LS147及非门组成的一个简单的键盘编码器，试分析其工作原理。第40页/共99页414.4译码器主要内容译码器的概念三位二进制集成译码器74LS138(74HC138)二-十进制集成译码器74LS42(74HC42)用集成译码器实现逻辑函数共阴极和共阳极数码显示管显示译码器74LS47、74LS48和CD4511(74HC4511)第41页/共99页424.4.1译码器的概念 把具有特定含义的二进制代码“翻译”成数字或字符的过程称为译码，实现译码操作的电路称为译码器。根据功能可分为：二进制译码器、BCD码译码器和显示译码器。第42页/共99页43n个输入端：代表一组具有特定含义的n位二进制代码M个输出端：分别对应输入端的不同代码所表示的信息。译码过程：当输入端输入一组n位二进制代码时，M个输出端中就有一个（且只有一个）输出端有效，而其他输出端均无效。第43页/共99页44结论：译码器在任何时刻只有一个输出端有效，该输出端代表此时输入端二进制代码所表示的信息。输入信号有效分为两种：高电平有效和低电平有效。第44页/共99页454.4.2二进制译码器 常见的MSI集成译码器有2线-4线（74LS139）、3线-8线（74LS138/74HC138）和4线-10线译码器（74LS42）。第45页/共99页4674LS138的真值表（可从集成电路手册中查到）：从真值表中可获取如下信息：分清 输入脚、输出脚 和 控制脚；输出脚是低电平还是高电平有效？各输出端的逻辑表达式？集成电路的基本逻辑功能？控制脚的逻辑功能？第46页/共99页4774138集成译码器功能表输输 入入输输 出出G G1 1G G2A2AG G2B2BA A2 2A A1 1A A0 0Y Y0 0Y Y1 1Y Y2 2Y Y3 3Y Y4 4Y Y5 5Y Y6 6Y Y7 7H HH HH HH HH HH HH HH HH HX XH HH HH HH HH HH HH HH HH HL LH HH HH HH HH HH HH HH HH HL LL LL LL LL LL LH HH HH HH HH HH HH HH HL LL LL LL LH HH HL LH HH HH HH HH HH HH HL LL LL LH HL LH HH HL LH HH HH HH HH HH HL LL LL LH HH HH HH HH HL LH HH HH HH HH HL LL LH HL LL LH HH HH HH HL LH HH HH HH HL LL LH HL LH HH HH HH HH HH HL LH HH HH HL LL LH HH HL LH HH HH HH HH HH HL LH HH HL LL LH HH HH HH HH HH HH HH HH HH HL L第47页/共99页48 A2、A1、A0为二进制译码输入端；Y0Y7为译码输出端（低电平有效）；G1、G2A、G2B为选通控制端：当G11、G2A+G2B=0 时，译码器处于工作状态；当G10或G2A+G2B=1时，译码器处于禁止状态；各输出端的逻辑表达式：一个3线8线译码器能产生三变量函数的全部最小项的非。第48页/共99页4974138的应用举例例 用74138组成脉冲信号变换电路 第49页/共99页504.4.3二十进制译码器 将输入的4位8421BCD码翻译成09十个十进制数的电路称为二-十进制译码器。输入：0000-1001A1A0A2A3输出Y0Y9第50页/共99页51第51页/共99页52功 能 表十进十进制数制数BCD输入输入输输出出A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y90LLLLLHHHHHHHHH1LLLHHLHHHHHHHH2LLHLHHLHHHHHHH3LLHHHHHLHHHHHH4LHLLHHHHLHHHHH5LHLHHHHHHLHHHH6LHHLHHHHHHLHHH7LHHHHHHHHHHLHH8HLLLHHHHHHHHLH9HLLHHHHHHHHHHL对于BCD代码以外的伪码（10101111这6个代码）Y0 Y9 均无低电平信号产生。第52页/共99页53 由4线-10线译码器74LS42的真值表可知，74LS42的输出逻辑表达式为第53页/共99页544.4.4用译码器实现逻辑函数原理：对于二进制译码器，其输出端产生输入端变量的全部最小项（或最小项的非）；而任何一个逻辑函数都可变换为若干个最小项之和的形式；因此，利用二进制译码器加上门电路可以实现单输出或多输出的任何逻辑函数。第54页/共99页554.4.4用译码器实现逻辑函数例 用译码器74LS138和与非门实现逻辑函数：F（A，B，C）=AB+BC例 用译码器74LS138和与非门设计一位加法器电路。第55页/共99页564.4.5显示译码器 显示译码器是不同于上述译码器特点的另一种译码器。它可将二进制代码表示的数字、符号通过数码显示器显示出来。1七段数字显示器（数码管）第56页/共99页57第57页/共99页58abcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1e 共阴极显示器第58页/共99页592七段显示译码器 用来驱动七段数字显示器的译码器称为七段显示译码器。（1）输出为低电平有效，和共阳极数码管搭配，如：74LS47；（2）输出为高电平有效，和共阴极数码管搭配，如：74LS48、CD4511 或74HC4511(CMOS器件)。第59页/共99页6074HC4511的引脚图见书P150，注意它与74LS48的功能的区别。第60页/共99页61第61页/共99页62对上述真值表的说明：（1）试灯输入LT低电平有效。当LT0时，数码管的七段应全亮，而与输入信号无关。本输入端用于测试数码管的好坏。（2）动态灭零输入RBI低电平有效。当输入全为0时，如果LT1，RBI0，此时输出不显示，即0字被熄灭；如果LT1，RBI1，则输出正常显示“0”。而当输入不全为0时，输出正常显示。第62页/共99页63（3）灭灯输入和动态灭零输出BI/RBO 有时用作输入，有时用作输出。当作为输入使用，且BI/RBO0 时，不管输入为何，数码管七段全灭；当作为输出使用时，受控于LT和 RBI。（4）正常译码显示：LT=1，BI/RBO=1，RBI=1（即三个控制端均无效）时，对输入为十进制数09的BCD码进行正常译码显示。第63页/共99页64LTHHLHHHHHLLHHHL9HHHHHHHLLLHHHL8LLLLHHHHHHLHHL7HHHHHLLLHHLHHL6HHLHHLHHLHLHHL5HHLLHHLLLHLHHL4HLLHHHHHHLLHHL3HLHHLHHLHLLHHL2LLLLHHLHLLLHHL1LHHHHHHLLLLHHL0gfedcba字形输 出输 入十进制或功能D3D2D1D0BLLECMOS七段显示译码器74HC4511真值表第64页/共99页65*HHH锁 存熄灭LLLLLLLHL灭 灯HHHHHHHL灯 测 试熄灭LLLLLLLHHHHHHL15熄灭LLLLLLLLHHHHHL14熄灭LLLLLLLHLHHHHL13熄灭LLLLLLLLLHHHHL12熄灭LLLLLLLHHLHHHL11熄灭 LLLLLLLLHLHHHL10LTgfedcba字形输 出输 入十进制或功能BLLED3D2D1D0CMOS七段显示译码器74HC4511真值表(续)第65页/共99页664.4.6 译码器应用举例例1 下面是将3-8译码器74LS138扩大为4-16译码器的逻辑电路图。试分析其工作原理。第66页/共99页67解：根据3-8译码器74LS138功能可知，工作情况如下：当E=1时，两个译码器都不工作，输出015均为高电平1。当E=0时，译码器工作：（1）当D=0时，低位片()工作。这时输出07由输入二进制代码CBA决定。由于高位片（）的G1=D=0而不能工作，输出815均为高电平1。（2）当D=1时，低位片()的G2A=D=1而不工作，输出07均为高电平1。高位片（）的G1=D=1处于工作状态，输出815由输入二进制代码CBA决定。第67页/共99页68例2 用74LS147、74LS48和七段数码管组成一个09的数码显示电路，并用仿真软件演示。第68页/共99页694.5数据选择器与数据分配器主要内容数据选择器的概念数据选择器的应用及其功能扩展用数据选择器构成单输出的组合逻辑电路数据分配器的概念第69页/共99页704.5.1数据选择器 数据选择器是在控制信号作用下，从多路输入端中选择其中一个输入端的数据作为输出的电路。又叫做多路开关或多路选择器。第70页/共99页71 实际应用中常用的集成数据选择器有：四二选一数据选择器74LS157；双四选一数选择器74LS153；八选一数据选择器74LS151；十六选一数据选择器74LS150等。第71页/共99页72输输入入输输出出使使能能选选择择YWGA2A1A0HXXXLHLLLLD0LLLHD1LLHLD2LLHHD3LHLLD4LHLHD5LHHLD6LHHHD7当G=1时，Y=1。无效输出。当G=0时，Y的表达式为:结论：数据选择器的输出端提供了地址变量的全部最小项。第72页/共99页734.5.2用数据选择器实现逻辑函数例 用一片八选一数据选择器74LS151实现组合逻辑函数 解：首先将组合逻辑函数变换成最小项之和的标准形式 而八选一数据选择器输出信号的表达式：比较L和Y，得：第73页/共99页74画出如图所示的逻辑电路图。第74页/共99页75例 试用四选一数据选择器实现组合逻辑函数 解：因为四选一数据选择器只有两个地址变量，而上述逻辑函数有三个输入变量。因此首先将组合逻辑函数变换成两个输入变量（如A、B）的最小项之和形式：而四选一数据选择器输出信号的表达式 将A、B作为地址输入变量并比较L和Y可得 第75页/共99页76画出如图所示的逻辑电路图。第76页/共99页77数据选择器的位扩展：第77页/共99页78数据选择器的字扩展：2片8选1构成1片16选1第78页/共99页794.5.3 数据分配器 数据分配器能把一个输入端信号根据需要分配给多路输出中的某一路输出。它的作用实际上相当于一个多个输出的单刀多掷开关。第79页/共99页80 数据分配器可由带使能输入端的二进制译码器来实现。第80页/共99页814.5.4 数据选择器应用举例3位十进制数的动态输入电路：第81页/共99页824.6 加法器主要内容半加器及全加器电路两种多位加法器加法器的应用及其功能扩展二进制减法运算电路第82页/共99页834.6.1半加器 能对两个1位二进制数进行相加而求得和及向高位进位的逻辑电路称为半加器。半加器的输出逻辑函数表达式为 第83页/共99页844.6.2 全加器 能对两个1位二进制数进行相加并考虑低位来的进位求得和及向高位进位的逻辑电路称为全加器。全加器的输出逻辑函数表达式为：第84页/共99页854.6.3 多位加法器 实现多位二进制数相加的电路称为加法器。按进位方式不同可分为：串行进位加法器和超前进位加法器。1串行进位加法器第85页/共99页862并行进位加法器（超前进位加法器）第86页/共99页874.6.4加法器的应用例 试采用四位全加器完成8421BCD码到余3码的转换。解：由于8421BCD码加0011即为余3码，所以其转换电路就是一个加法电路。第87页/共99页884.6.5 加法器构成减法运算电路只讨论数值码，即数码中不包括符号位的二进制码。观察如下几组原码与反码之间的关系：1 1 1 1 1 1 1 1 1 1 1 1N原 0 0 0 0 0 0 0 1 0 1 0 1N反 1 1 1 1 1 1 1 0 1 0 1 0显然，每组反码都是从1111中减去原码后的结果，故可得反码与原码的关系为：N反=(2n1)N原第88页/共99页89N反=(2n1)N原同时可得补码与反码的关系为：N补=N反 1由上述两式可得到两个数值码A、B相减的表达式：AB A B反 1 2n A B补 2nA减B的运算可由A加B的补码并减2n完成。但如何实现减2n运算？由A B补所得高位的进位信号与2n相减。第89页/共99页90AB A B反 1 2n A B补 2n当进位信号为1（2n）时，它们的差为0，V为0；当进位信号为0时，它与2n相减所得的差为1，同时产生借位信号V。电路实现如下：第90页/共99页91两种情况举例：（1）AB 0 时。设A=0101，B 0001。求补相加运算及直接作减法运算的过程分别如下：0 1 0 1-0 0 0 1 0 1 0 0 1 0 1 0 0 0 0 1 0 0 进位反相借位 结果表明，在AB 0时，借位信号为0，所得的差就是差的原码。AB A B反 1 2n A B补 2n第91页/共99页92（2）AB 0 时。设A=0001，B 0101。0 1 1 0 0 借位 1 1 1 0 0 进位反相 0 0 0 1-0 1 0 1-0 1 0 0在AB 0时，借位信号为1，所得的差是差绝对值的补码。若要求差值以原码形式输出，则还需进行变换，即对D3D2D1D0再求补码即得差的原码。AB A B反 1 2n A B补 2n第92页/共99页93在AB B、AB、A=B 三种情况。4.7.1 1位数值比较器第96页/共99页974.7.2 集成数值比较器 常用的集成数值比较器有4位数值比较器74LS85，其功能表如表所示。第97页/共99页984.7.3 集成数值比较器应用举例 如图所示为两片四位二进制数值比较器串联扩展为八位数值比较器。第98页/共99页99感谢您的观看！第99页/共99页