触发器和时序逻辑.pptx

数数字字电电路路按按照照功功能能的的不不同同分分为为两两类类：组组合合逻逻辑辑电电路路；时时序序逻辑电路。逻辑电路。第第 14 章章 触发器和时序逻辑电路触发器和时序逻辑电路时时序序逻逻辑辑电电路路的的特特点点：它它的的输输出出状状态态不不仅仅决决定定于于当当时时的的输输入入状状态态，而而且且还还与与电电路路的的原原来来状状态态有有关关，也也就就是是时时序序逻逻辑辑电电路路具有记忆功能具有记忆功能。组组合合逻逻辑辑电电路路的的特特点点：只只由由逻逻辑辑门门电电路路组组成成，它它的的输输出出变变量量状状态态完完全全由由当当时时的的输输入入变变量量的的组组合合状状态态来来决决定定，而而与与电电路路的的原来状态无关，它原来状态无关，它不具有记忆功能不具有记忆功能。触发器是触发器是时序逻辑电路时序逻辑电路的基本单元。的基本单元。第第1页页/共共42页页RS 触发器触发器14.1 双稳态触发器双稳态触发器1.基本基本 RS 触发器触发器Q&G1&G2逻辑图逻辑图SRQ图形符号图形符号 基基本本 RS 触触发发器器由由两两个个与与非非门门交交叉叉连连接接而而成成，它它有有两两个个输输出出端端 Q 和和 ，二二者者的的逻逻辑辑状状态态应相反。应相反。这种这种触发器有两个稳定状态：触发器有两个稳定状态：(1)，称为，称为复位复位状态状态(0 态态);(2)，称为，称为置位置位状态状态(1 态态);两两个个输输入入端端 和和 平平时时固固定定接接高高电电位位，处处于于 1 态态，当当加加负脉冲负脉冲后，后，由由 1 态变为态变为 0 态态。基本基本 RS 触发器触发器的逻辑式的逻辑式第第2页页/共共42页页Q&G1&G2逻辑图逻辑图 当当 端加负脉冲时，不论触发器端加负脉冲时，不论触发器的初始状态是的初始状态是 1 态，还是态，还是 0 态，均有态，均有即即将将触触发发器器置置 0 或或保保持持 0 态态。当当负负脉脉冲冲除除去去后后，触触发发器器的的状状态态保保持持不不变变，实实现现存储或记忆功能存储或记忆功能 ，称为直接置，称为直接置 0 端。端。当当 端端加加负负脉脉冲冲时时，不不论论触触发发器器的的初初始始状状态态是是 1 态态，还还是是 0 态态，均均有有 ，即即将将触触发发器器置置 1 或或保保持持 1 态态。当当负负脉脉冲冲除除去去后后，触触发发器器的的状状态态也也保保持持不不变变。称称为为直直接接置置 1 端，端，第第3页页/共共42页页这种情况，这种情况，即将触发器保持原状态不变。即将触发器保持原状态不变。这种输入状态下，当负脉冲除去后，将由各种偶然因这种输入状态下，当负脉冲除去后，将由各种偶然因素决定触发器的最终状态，因而素决定触发器的最终状态，因而禁止出现禁止出现。基本基本 RS 触发器的逻辑状态表触发器的逻辑状态表 Q0 1 01 0 11 1 不变不变0 0 不定不定第第4页页/共共42页页基本基本 RS 触发器的波形图触发器的波形图Q2.可控可控 RS 触发器触发器SRQ图形符号图形符号S1SR1RC1CP&G3&G4Q&G1&G2RSCP逻辑电路逻辑电路 与与基基本本 RS 触触发发器器不不同同的的是是增增加加了了由由非非门门 G3 和和 G4 组组成成的的导导引引电电路路，R 和和 S 是是置置 0 和和置置 1 信信号号输输入入端，还有时钟脉冲端，还有时钟脉冲 CP 输入端。输入端。时时钟钟脉脉冲冲 CP 是是一一种种控控制制命命令令，通通过过导导引引电电路路实实现现对对输输入入端端 R 和和 S 的的控控制制，即即当当 CP=0 时时，不不论论 R 和和 S 端端的的电电平平如如何何变变化化，G3 门和门和 G4门的输出均为门的输出均为 1，基本触发器保持原状态不变。，基本触发器保持原状态不变。第第5页页/共共42页页 只只有有当当时时钟钟脉脉冲冲来来到到后后，即即 CP=1 时时，触触发发器器才才按按 R、S 端的输入状态端的输入状态 来决定其输出状态。来决定其输出状态。可控可控 RS 触发器的逻辑式触发器的逻辑式 和和 是是直直接接置置 0 和和直直接接置置 1 端端，就就是是不不经经过过时时钟钟脉脉冲冲的的控控制制可可以以对对基基本本触触发发器器置置 0 或或置置 1，一一般般用用于于置置初初态态。在工作过程中它们处于在工作过程中它们处于 1 态。态。可可分分四四种种情情况况分分析析CP=1 时时触触发发器器的的状状态态转转换换和和逻逻辑辑功功能能，如如右右表表所所示。示。可控可控RS 触发器的逻辑状态表触发器的逻辑状态表 Qn+10 0 Qn0 1 11 0 01 1 不定不定RS 可可见见当当输输入入信信号号 R 和和 S 的的状状态态相相反反时时，时时钟钟脉脉冲冲来来到到后后，输输出出 Q 端端的的状状态总是与态总是与 S 端相同。端相同。第第6页页/共共42页页CPRSQ不定不定可控可控 RS 触发器的工作波形图触发器的工作波形图(初态初态 Q=0)第第7页页/共共42页页JK 触发器触发器 主主触触发发器器的的输输出出 端端 Q 与与从从触触发发器器的的 S 端端相相连连，端端与与从从触触发发器器的的 R 端端相相连连。非非门门的的作作用用是是使使两两个触发器的时钟脉冲信号反相。个触发器的时钟脉冲信号反相。它它由由两两个个可可控控 RS 触触发发器器串串联联组组成成，分分别别称称为为主主触触发发器器和和从从触触发发器器。J 和和 K 是是信信号号输输入入端端，它它们们分分别别与与 和和 Q 构构成成与与逻逻辑辑关关系系，成成为为主主触触发发器器的的 S 端和端和 R 端，即端，即SRQ图形符号图形符号J1JK1KC1CPQJKCPQSRCP主主触触发发器器从从触触发发器器1SR逻辑电路逻辑电路第第8页页/共共42页页逻辑功能分析逻辑功能分析QJKCPQSRCP主主触触发发器器从从触触发发器器1SR逻辑电路逻辑电路(1 1)J J=1=1，K K=1=1 设设时时钟钟脉脉冲冲来来到到之之前前(CP=0)触触发发器器的的初初始始状状态为态为 0。这时主触发器的。这时主触发器的 当当时时钟钟脉脉冲冲来来到到后后(CP=1)，主主触触发发器器Q 端端由由 0 1，使使从从触触发发器器的的 S=1，R=0，当，当 CP 从从 1 下下跳跳为为 0 时时，非非门门输输出出为为 1，从从触触发发器器也也翻翻转转为为 1 态态，从从触触发器发器与与主触发器主触发器的状态是一致的。的状态是一致的。反反之之，设设触触发发器器的的初初始始状状态态为为 1，同同样样可可分分析析出出，主主、从从触发器都触发器都翻转为翻转为 0。第第9页页/共共42页页 JK 触发器在触发器在 J=1,K=1 的情况下，来一个时钟脉冲，的情况下，来一个时钟脉冲，它就翻转一次，即它就翻转一次，即 ，此时触发器具有，此时触发器具有计数功能计数功能。JK 触发器在计数情况触发器在计数情况下的输出波形如右图所示。下的输出波形如右图所示。CPQ第第10页页/共共42页页(2 2)J J=0=0，K K=0=0 设设触触发发器器的的初初始始状状态态为为 0。当当 CP=1 时时，由由于于主主触触发发器器的的 S=0,R=0，Q 端端的的状状态态仍仍为为 0，保保持持不不变变。当当 CP 下下跳跳时，时，由于从触发器的由于从触发器的 S=0,R=1，也保持，也保持 0 态不变。态不变。如如果果初初始始状状态态为为 1，同同样样可可分分析析出出，一一个个时时钟钟脉脉冲冲来来到到后，将保持后，将保持 1 态不变。即态不变。即QJKCPQSRCP主主触触发发器器从从触触发发器器1SR逻辑电路逻辑电路第第11页页/共共42页页(3 3)J J=1=1，K K=0=0 可可分分析析出出不不管管触触发发器器原原来来处处于于什什么么状状态态，一一个个时时钟钟脉脉冲冲来到后，输出一定是来到后，输出一定是 1 态。态。QJKCPQSRCP主主触触发发器器从从触触发发器器1SR逻辑电路逻辑电路第第12页页/共共42页页(4 4)J J=0=0，K K=1=1 可可分分析析出出不不管管触触发发器器原原来来处处于于什什么么状状态态，一一个个时时钟钟脉脉冲来到后，输出一定是冲来到后，输出一定是 0 态。态。主从型主从型 JK 触发器的逻辑状态表触发器的逻辑状态表 Qn+1 0 0 Qn 0 1 0 1 0 1 1 1JK 主从型触发器具有在主从型触发器具有在 CP 从从 1 下跳为下跳为 0 时翻转的特点，时翻转的特点，也就是具有在时钟脉冲下降沿触发的特点。也就是具有在时钟脉冲下降沿触发的特点。QJKCPQSRCP主主触触发发器器从从触触发发器器1SR逻辑电路逻辑电路第第13页页/共共42页页D 触发器触发器 可可以以将将 JK 触触发发器器转转换换为为 D 触触发发器器，如如下下图图所所示示。当当 D=1，即即 J=1，K=0 时时，在在 CP 的的下下降降沿沿触触发发器器翻翻转转为为(或或保保持持)1 态态；当当 D=0，即即 J=0，K=1 时时，在在 CP 的的下下降降沿沿触触发发器器翻翻转转为为(或或保保持持)0 态态。总总之之某某个个时时钟钟脉脉冲冲来来到到后后输输出出端端 Q 的状态和该脉冲来到之前输入端的状态和该脉冲来到之前输入端 D 的状态一致。的状态一致。即即图形符号图形符号SRQD1DC1CPSRQJ1JK1KC1CP1D逻辑图逻辑图D 触发器的逻辑状态表触发器的逻辑状态表 Dn Qn+1 0 0 1 1第第14页页/共共42页页 国国内内生生产产的的 D 触触发发器器主主要要是是维维持持阻阻塞塞型型，是是在在时时钟钟脉脉冲冲的的上升沿上升沿触发翻转，图形符号如下触发翻转，图形符号如下上升沿上升沿 D 触发触发器器图形符号图形符号SRQD1DC1CP 也可将也可将 D 触发器转换为触发器转换为 T 触触发器，如下图，它的逻辑功能是发器，如下图，它的逻辑功能是每来一个时钟脉冲，翻转一次，每来一个时钟脉冲，翻转一次，即即 ，具有，具有计数功能计数功能。Q1DC1CPD 触发器转换触发器转换为为 T 触发器触发器返回返回第第15页页/共共42页页14.2 寄存器寄存器寄存器用来暂时存放参与运算的数据和运算结果。寄存器用来暂时存放参与运算的数据和运算结果。数码寄存器数码寄存器 下下图图是是由由 D 触触发发器器(上上升升沿沿触触发发)组组成成的的四四位位数数码码寄寄存存器器，这是并行输入这是并行输入/并行输出的寄存器。工作之初要先清零。并行输出的寄存器。工作之初要先清零。CPQ3DFF3Qd3第四位第四位Q2DFF2Qd2第三位第三位Q1DFF1Qd1第二位第二位Q0DFF0Qd0第一位第一位清零清零寄存寄存由由 D 触发器组成的四位数码寄存器触发器组成的四位数码寄存器第第16页页/共共42页页移位寄存器移位寄存器 移位寄存器不仅有存放数码而且有移位的功能。所谓移位，移位寄存器不仅有存放数码而且有移位的功能。所谓移位，就是每当来一个移位正脉冲，触发器的状态便向右或向左移一位。就是每当来一个移位正脉冲，触发器的状态便向右或向左移一位。CPQJKFF0Q0QJKFF1Q1QKFF3Q3QJKFF2Q21清零清零移位脉冲移位脉冲D数码输入数码输入 上上图图是是由由 JK 触触发发器器组组成成的的四四位位移移位位寄寄存存器器。FF0 接接成成 D 触触发发器器，数数码码由由 D 端端输输入入。设设寄寄存存的的二二进进制制数数为为 1011，按按移移位位脉脉冲冲(即即时时钟钟脉脉冲冲)从从高高位位到到低低位位依依此此串串行行送送到到 D 端端。经经过过四四个个时时钟脉冲，数码依此存入各触发器。钟脉冲，数码依此存入各触发器。第第17页页/共共42页页 移位寄存器的状态表移位寄存器的状态表 移位脉冲数移位脉冲数 寄存器中的数码寄存器中的数码 移位过程移位过程 Q3 Q2 Q1 Q001234 0 0 0 0 0 0 0 1 0 0 1 0 0 1 0 1 1 0 1 1 清清 零零 左移一位左移一位 左移二位左移二位 左移三位左移三位 左移四位左移四位14.3 计数器计数器 计计数数器器能能累累计计输输入入脉脉冲冲的的数数目目，可可以以进进行行加加法法、减减法法或或两两者者兼兼有有的的计计数数，可可分分为为二二进进制制计计数数器器、十十进进制制计计数数器器及及任任意意进进制计数器。制计数器。返回返回第第18页页/共共42页页计数计数脉冲数脉冲数二进制数二进制数十进十进制数制数Q3 Q2 Q1 Q0012345678 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 00 12345678计数计数脉冲数脉冲数二进制数二进制数十进十进制数制数Q3 Q2 Q1 Q0 9 10 11 12 13 14 15 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 19 101112131415 16 0 0 0 0 0 四位二进制加法计数器的状态表四位二进制加法计数器的状态表二进制计数器二进制计数器1.1.异步二进制加法计数器异步二进制加法计数器异步二进制加法计数器异步二进制加法计数器第第19页页/共共42页页由二进制加法计数器的状态表可见：由二进制加法计数器的状态表可见：(1)每来一个时钟脉冲，最低位触发器翻转一次；每来一个时钟脉冲，最低位触发器翻转一次；(2)高位触发器是在相邻的低位触发器从高位触发器是在相邻的低位触发器从 1 变为变为 0 进位时翻转。进位时翻转。可可用用四四个个主主从从型型 JK 触触发发器器来来组组成成异异步步四四位位二二进进制制加加法法计计数数器器，如如下下图图，每每个个触触发发器器 J、K 端端悬悬空空，相相当当于于 1，故故具具有有计计数数功能。功能。Q3Q2Q0Q1QJKFF3QJKFF2CPCPQJKFF1CPQJKFF0清零清零CP计数脉冲计数脉冲由于计数脉冲不是同时加到各触发器，它们由于计数脉冲不是同时加到各触发器，它们状态的变换有先有后，因而是异步计数器。状态的变换有先有后，因而是异步计数器。第第20页页/共共42页页二进制加法计数器的工作波形图二进制加法计数器的工作波形图(以三位为例以三位为例)Q0Q1Q2CP1 2 3 4 5 6 7 82.2.同步二进制加法计数器同步二进制加法计数器同步二进制加法计数器同步二进制加法计数器如果计数器仍由四个主从型如果计数器仍由四个主从型 JK 触发器组成，由二进制加触发器组成，由二进制加法计数器的状态表可得出各位触发器法计数器的状态表可得出各位触发器 J、K 端的逻辑关系式：端的逻辑关系式：(1)第一位触发器第一位触发器 FF0，每来一个时钟脉冲就翻转一次，每来一个时钟脉冲就翻转一次，故故 J0=K0=1；(2)第第二二位位触触发发器器 FF1，在在 Q0=1 时时再再来来一一个个时时钟钟脉脉冲冲才翻转，故才翻转，故 J1=K1=Q0；第第21页页/共共42页页 (3)第第三三位位触触发发器器 FF2，在在 Q1=Q0=1 时时再再来来一一个个时时钟钟脉脉冲才翻转，故冲才翻转，故 J2=K2=Q1Q0；(4)第第四四位位触触发发器器 FF3，在在 Q2=Q1=Q0=1 时时再再来来一一个个时钟脉冲才翻转，故时钟脉冲才翻转，故 J3=K3=Q2Q1Q0。由上述逻辑关系可得出同步二进制加法计数器的逻辑图由上述逻辑关系可得出同步二进制加法计数器的逻辑图QFF3QFF2QFF1QFF0Q3Q2Q0Q1CPJKJKJKJK由主从型由主从型 JK 触发器组成的同步四位二进制加法计数器触发器组成的同步四位二进制加法计数器第第22页页/共共42页页十进制计数器十进制计数器8421 8421 码十进制加法计数器的状态表码十进制加法计数器的状态表码十进制加法计数器的状态表码十进制加法计数器的状态表 计数计数 脉冲数脉冲数 二进制数二进制数十进十进制数制数Q3 Q2 Q1 Q0 0 1 2 3 4 5 6 7 8 9 10 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0 0 0 1 2 3 4 5 6 7 8 9进位进位1.同步十进制加法计数器同步十进制加法计数器 与与二二进进制制加加法法计计数数器器比比较较，来来第第十十个个脉脉冲冲不不是是由由 1001 变变为为 1010，而而是是恢恢复复 0000。如如果果仍仍由由四四个个主主从从型型 JK 触触发发器器组组成成。J、K 端端的的逻逻辑辑关关系系式式应应作作如下修改：如下修改：(1)第第一一位位触触发发器器 FF0，每每来来一一个个时时钟钟脉脉冲冲就就翻翻转转一一次次，故故 J0=1，K0=1；(2)第第二二位位触触发发器器 FF1，在在Q0=1 时时再再来来一一个个时时钟钟脉脉冲冲才才翻翻转转，但但在在 Q3=1 时时不不得得翻翻转转，故故 ，K1=Q0；第第23页页/共共42页页 (3)第三位触发器第三位触发器 FF2，在，在 Q1=Q0=1 时再来一个时钟脉时再来一个时钟脉冲翻转，故冲翻转，故 J2=Q1Q0，K2=Q1Q0；(4)第第四四位位触触发发器器 FF3，在在 Q2=Q1=Q0=1 时时再再来来一一个个时时钟钟脉脉冲冲才才翻翻转转，当当来来第第十十个个脉脉冲冲时时应应由由 1 翻翻转转为为 0，故故 J3=Q2 Q1Q0，K3=Q0。由上述逻辑关系可得出同步十进制加法计数器的逻辑图由上述逻辑关系可得出同步十进制加法计数器的逻辑图QFF3QFF2QFF1QFF0Q3Q2Q0Q1CPJKJKJKJK由主从型由主从型 JK 触发器组成的同步十进制加法计数器触发器组成的同步十进制加法计数器清零清零计数脉冲计数脉冲第第24页页/共共42页页十进制加法计数器的工作波形图十进制加法计数器的工作波形图CP1 2 3 4 5 6 7 8 9 10Q0Q1Q2Q32.2.二二二二 五五五五 十进制计数器十进制计数器十进制计数器十进制计数器下下面面给给出出 CT74LS290 型型二二 五五 十十进进制制计计数数器器的的逻逻辑辑图图、外外引引线线排排列列图图和和功功能能表表。R0(1)和和 R0(2)是是清清零零输输入入端端；S9(1)和和 S9(2)是是置置“9”输输入入端端。它它有有两两个个时时钟钟脉脉冲冲输输入入端端，输输入入计计数数脉冲脉冲 CP0 和和 CP1。第第25页页/共共42页页CT74LS290 型计数器的逻辑图型计数器的逻辑图QFF3QFF2QFF1QFF0Q3Q2Q0Q1CP0JKJKJKJKCP1&R0(1)R0(2)S9(1)S9(2)当当 R0(1)和和 R0(2)端端全全为为“1”时时，将将四四个个触触发发器器清清零零；当当 S9(1)和和 S9(2)端端全全为为“1”时时，Q3 Q2 Q1 Q0=1001，即表示十进制数，即表示十进制数 9。第第26页页/共共42页页 R0(1)R0(2)S9(1)S9(2)Q3 Q2 Q1 Q0 1 10 0 0 0 0 0 1 1 1 0 0 1 0 0 0 0 00 00 计计 数数计计 数数计计 数数计计 数数CT74LS290 型计数器的功能表型计数器的功能表 (1)只输入计数脉冲只输入计数脉冲 CP0，由，由 Q0 输出，为二进制计数器。输出，为二进制计数器。第第27页页/共共42页页1 2 3 4 5 6 714 13 12 11 10 9 8CT74LS290UCC R0(1)R0(2)CP1 CP0 Q0 Q3Q2 Q1S9(1)S9(2)GNDCT74LS290 型计数器外引线排列图型计数器外引线排列图 (2)只只输输入入计计数数脉脉冲冲 CP1，由由 Q3、Q2、Q1 输输出出，为为五五进制计数器。进制计数器。(3)将将Q0端端与与CP1端端联联接接，即即构构成成8421码十进制计数器。码十进制计数器。利利用用其其清清零零端端进进行行反反馈馈置置 0，可可得得出出小小于于原原进进制制的的多多种种进制的计数器。进制的计数器。例如下图为六进制计数器，它从例如下图为六进制计数器，它从 0000 开始计数，来五个开始计数，来五个计数脉冲后，变为计数脉冲后，变为 0101，当第六个脉冲来得到后，出现，当第六个脉冲来得到后，出现 0110，由于由于 Q2 和和 Q1 端分别接到端分别接到 R0(2)和和 R0(1)清零端，强迫清零，清零端，强迫清零，0110 这一状态转瞬即逝，显示不出，立即回到这一状态转瞬即逝，显示不出，立即回到 0000。第第28页页/共共42页页六进制计数器六进制计数器Q3 Q2 Q1 Q0S9(1)S9(2)R0(1)R0(2)C0 C1 CP0Q3 Q2 Q1 Q0S9(1)S9(2)R0(1)R0(2)C0 C1 CP0九进制计数器九进制计数器 例例 1 数数字字钟钟表表中中的的分分、秒秒计计数数器器都都是是六六十十 进进 制制，试试 用用 两两 片片CT74LS290 型型二二 五五 十十进进制制计计数数器器联联成成六六十十进制电路。进制电路。第第29页页/共共42页页 解解 六十进制计数器六十进制计数器由两位组成，个位由两位组成，个位(1)为十进制，十为十进制，十位位(2)为六进制。为六进制。个位的最高位个位的最高位 Q3 联到十位的联到十位的 CP0，个位十进，个位十进制制计数器经过十个脉冲循环一次，每当第十个脉冲来到后计数器经过十个脉冲循环一次，每当第十个脉冲来到后 Q3由由 1 变为变为 0，相当于一个下降沿，使，相当于一个下降沿，使十位六进制十位六进制计数器计数。经计数器计数。经过六十个脉冲，个位和过六十个脉冲，个位和十位十位计数器都恢复为计数器都恢复为 0000。Q3 Q2 Q1 Q0S9(1)S9(2)R0(1)R0(2)C0 C1 Q3 Q2 Q1 Q0S9(1)S9(2)R0(1)R0(2)C0 C1 CP0个位个位(1)十位十位(2)第第30页页/共共42页页14.4 由由 555 定时器组成的单稳态定时器组成的单稳态触发器和无稳态触发器触发器和无稳态触发器 定时器定时器以以 5G555 为例进行分析，下为例进行分析，下面给出电路和外引线排列图面给出电路和外引线排列图+_+_Q5 k 5 k 5 k 8+UCC452713C1C26T+电路图电路图1 2 3 48 7 6 55G555外引线排列图外引线排列图 5G555 定定时时器器含含有有两两个个电电压压比比较较器器 C1和和 C2、一一个个基基本本 RS 触触发发器器、一一个个放放电电晶晶体体管管 T 以及由三个以及由三个 5 k 第第31页页/共共42页页的电阻组成的分压器。各外引线的功能：的电阻组成的分压器。各外引线的功能：2 为为低低电电平平触触发发端端。当当 2 端端的的输输入入电电压压高高于于 时时，C2 的的输输出出为为 1；当当输输入入电电压压低低于于 时时，C2 的的输输出出为为 0，使基本使基本 RS 触发器置触发器置 1。6 为为高高电电平平触触发发端端。当当 6 端端的的输输入入电电压压低低于于 时时，C1 的的输输出出为为1；当当输输入入电电压压高高于于 时时，C1 的的输输出出为为 0，使基本使基本 RS 触发器置触发器置 0。4 为复位端为复位端，由此输入负脉冲，由此输入负脉冲(或使其电位低于或使其电位低于 0.7 V)可可使触发器直接复位使触发器直接复位(置置 0)。5 是是电电压压控控制制端端，在在此此端端可可外外加加一一电电压压以以改改变变比比较较器器的的参参考考电电压压。不不用用时时，经经 0.01 F 的的电电容容接接“地地”，以以防防止止干干扰的引入。扰的引入。第第32页页/共共42页页 7 为为放放电电端端，当当触触发发器器的的 端端为为 1 时时，放放电电晶晶体体管管 T 导导通，外接电容元件通过通，外接电容元件通过 T 放电。放电。3 为为输输出出端端，输输出出电电流流可可达达 200 mA，由由此此可可直直接接驱驱动动继继电电器器、发发光光二二极极管管、扬扬声声器器、指指示示灯灯等等。输输出出高高电电压压约约低低于于电电源电压源电压 UCC 1 3 V。8 为电源端为电源端，外加电压范围为，外加电压范围为 5 18 V。1 为接为接“地地”端。端。由由 555 定时器组成的单稳态触发器定时器组成的单稳态触发器 电电路路中中 R 和和 C 是是外外接接元元件件，触触发发脉脉冲冲由由 2 端端输输入入，工工作作原理如下。原理如下。在在 t1 以以前前，触触发发脉脉冲冲尚尚未未输输入入，ui 为为 1，其其值值大大于于 ，比比较较器器 C2 的的输输出出为为 1。若若触触发发器器的的原原状状态态 ，则则晶晶体体管管 T 饱和导通，饱和导通，uC 0.3 V，故，故 C1 的输出也为的输出也为 1，第第33页页/共共42页页+_+_Q5 k 5 k 5 k 8+UCC452713C1C26T+单稳态触发器电路图单稳态触发器电路图+UCCRC0.01 F+UCCuCuoui器翻转为器翻转为 。触触发发器器的的状状态态保保持持不不变变。若若 ，则则 T 截截止止，+UCC 通通过过 R 对对 C 充充电电，当当 uC 上上升升略略高高于于 时时，比比较较器器 C1 的的输输出出为为 0，使触发，使触发 可见在稳可见在稳定状态时，定状态时，Q=0，即输出电压，即输出电压 uo 为为 0。在在 t1 时时刻刻，输输入入触触发发负负脉脉冲冲，其其幅幅度度低低于于 ，故故 C2 的输出为的输出为 0，第第34页页/共共42页页uitOt2t1tuCOt1t3tuoOtP将将触触发发器器置置 1，uo 由由 0 变变为为 1，电电路路进进入入暂暂稳稳态态。这这时时因因 ，放放电电管管 T 截截止止，电电源源又又对对 C 充充电电，当当 uC 上升略高于上升略高于 时时(在在 t3时时刻刻)，C1 的的输输出出为为 0，从从而而使使触触发发器器自自动动翻翻转转到到 Q=0 的的稳稳定定状状态态。此后电容此后电容 C 迅速放电。迅速放电。输输出出 uo 为为矩矩形形脉脉冲冲，其其宽宽度度(暂暂稳态持续时间稳态持续时间)tP=RCln3=1.1RC单单稳稳态态触触发发器器常常用用于于脉脉冲冲整整形形和和定时控制等方面。定时控制等方面。第第35页页/共共42页页由由 555 定时器组成的多谐振荡器定时器组成的多谐振荡器+_+_Q5 k 5 k 5 k 8+UCC452713C1C26T+多谐振荡器电路图多谐振荡器电路图+UCCCuCR1R2+UCCuo多多谐谐振振荡荡器器也也称称无无稳稳态态触触发发器器，它它没没有有稳稳定定状状态态，同同时时毋毋须外加触发脉冲，就能输出一定频率的矩形脉冲须外加触发脉冲，就能输出一定频率的矩形脉冲(自激振荡自激振荡)。右右图图是是由由5G555 定定时时器器组组成成的的多多谐谐振振荡荡器器。R1、R2 和和 C 是是外外接接元件。元件。接通电源接通电源 UCC 后，后，它经它经R1和和R2对电容对电容C 充电，当充电，当 uC 上升上升略高于略高于 时，时，比较器比较器 C1 的输出为的输出为 0，将触发，将触发器置器置 0，uo 为为 0。第第36页页/共共42页页tuCOt1t3tuoOtP1tP2多谐振荡器波形图多谐振荡器波形图这时，这时，放电管，放电管 T 导通，导通，电容电容 C 通过通过 R2 和和 T 放电，放电，uC下下降。当降。当 uC 下降略低于下降略低于 时，比较器时，比较器 C2 的输出为的输出为 0，将触发，将触发器置器置 1，uo 又由又由 0 变为变为 1。由由于于 ，放放电电管管 T 截截止止，UCC 又又经经 R1 和和 R2 对对电电容容 C 充充电电。如如此此重重复复上上述述过过程程，uo 为连续的矩形波。为连续的矩形波。第一个暂稳态的脉冲宽度第一个暂稳态的脉冲宽度 tP1，即电容，即电容 C 充电的时间：充电的时间：tP1 (R1+R2)Cln2=0.7(R1+R2)C第二个暂稳态的脉冲宽度第二个暂稳态的脉冲宽度 tP2，即电容，即电容 C 放电的时间：放电的时间：tP2 R2C ln2=0.7 R2C振荡周期振荡周期T=tP1+tP2=0.7(R1+2R2)C第第37页页/共共42页页14.5 应用举例应用举例数字钟数字钟原理电路由三部分组成。原理电路由三部分组成。1.标准秒脉冲发生电路标准秒脉冲发生电路 这部分电路由石英晶这部分电路由石英晶体振荡器和六级十分体振荡器和六级十分频器组成。频器组成。显示显示(时时)译码译码时计数器时计数器(24进制进制)显示显示(分分)译码译码分计数器分计数器 (60进制进制)显示显示(秒秒)译码译码秒计数器秒计数器(60进制进制)&+5 V校校“时时”S2&石英晶体石英晶体 振荡器振荡器1整形整形106 Hz 105 Hz 104 Hz103 Hz102 Hz 10 Hz 1 Hz1s六级十分频器六级十分频器&+5 V校校“分分”S1G1G2G3第第38页页/共共42页页2.2.时、分、秒计数、译码、显示电路时、分、秒计数、译码、显示电路时、分、秒计数、译码、显示电路时、分、秒计数、译码、显示电路 这部分电路包括两个六十进制计数器、一个二十四进制这部分电路包括两个六十进制计数器、一个二十四进制计数器以及相应的译码显示器。计数器以及相应的译码显示器。3.3.时、分校准电路时、分校准电路时、分校准电路时、分校准电路以校以校“分分”电路为例来说明。电路为例来说明。(1)在在正正常常计计时时时时，与与非非门门 G1 的的一一个个输输入入端端为为 1，将将它它打打开开，使使秒秒计计数数器器输输出出的的分分脉脉冲冲加加到到 G1 的的另另一一个个输输入入端端，并并经经 G3 进进入入分分计计数数器器，而而此此时时 G2 有有一一个个输输入入端端为为 0，因因此此被被封封闭闭，校准用的秒脉冲进不去。校准用的秒脉冲进不去。(2)在在校校“分分”时时，按按下下开开关关 S1，情情况况与与(1)相相反反，G1 被被封封闭闭，G2 打打开开，标标准准秒秒脉脉冲冲直直接接进进入入分分计计数数器器，进进行行快快速速校校“分分”。时校准电路的工作原理与分校准电路相同。时校准电路的工作原理与分校准电路相同。第第39页页/共共42页页四人抢答电路四人抢答电路CT74LS1751234567816151413121110 9D1D2D3D4Q1Q3Q2Q4GNDCPUCC CT74LS175外引线排列图外引线排列图四四人人抢抢答答电电路路中中的的主主要要器器件件是是 CT74LS175 型型四四上上升升沿沿 D 触触发发器器，其其外外引引线线排排列列图图如如右右图图，它它的的清清零零端端 和和时时钟钟脉脉冲冲 CP是是四个四个 D 触发器共用的。触发器共用的。抢答前先清零，抢答前先清零，Q1 Q4 均为均为0，相应的发光二极管，相应的发光二极管 LED 都不亮；都不亮；均为均为 1，与非门，与非门G1的输出为的输出为 0，扬声器不响。同时，扬声器不响。同时，G2 输出为输出为 1，将，将 G3 打开，时钟脉冲打开，时钟脉冲 CP 可以可以经过经过 G3 进入进入 D 确触发器的确触发器的 CP 端。端。此时，由于此时，由于 S1 S4 均未按下，均未按下，D1 D4 均为均为 0，所以触发器的状态不，所以触发器的状态不变。变。第第40页页/共共42页页CT74LS175S1D1S2D2S3D3S4D41 M 1 M 1 M 1 M+5 V300 300 300 300 Q1Q3Q2Q4LED&10 k+5 VCP3DG1008 G3G2G1&四人抢答电路四人抢答电路CP抢抢答答开开始始，若若 S1首首先先被被按按下下，D1 和和 Q1 均均变变为为 1，相相应应的的发发光光二二极极管管亮亮；变变为为 0，G1 的的输输出出为为 1，扬扬声声器器响响。同同时时，G2 输输出出为为 0，将将 G3封封闭闭，时时钟钟脉脉冲冲CP 便便不不能能经经过过 G3进进入入 D 触触发发器器。由由于于没没有有时时钟钟脉脉冲冲，因因此此，再再按按其其它它按按钮钮，就就不不起起作作用用了了，触触发发器器的的状状态态不不会会改变。改变。010110010封闭封闭第第41页页/共共42页页感谢您的观看。感谢您的观看。第第42页页/共共42页页