CMOS反相器的分析与设计实用.pptx
3.1 3.1 CMOSCMOS反相器反相器的结构和基本特性的结构和基本特性NMOS管的衬底接地，PMOS管的衬底接VDD。输入端栅极输出端？极如何判断分析器中NMOS和PMOS器件的源漏区？是否有衬偏效应？1第1页/共57页2CMOS Inverter特点：特点：Vin作为作为PMOS和和NMOS的共栅极；的共栅极；Vout作为共漏极；作为共漏极；VDD作为作为PMOS的源极和体端；的源极和体端；GND作为作为NMOS的源极和体端的源极和体端VVinout反相器的逻辑符号反相器的逻辑符号第2页/共57页3.1 CMOS3.1 CMOS反相器的结构和基本特性反相器的结构和基本特性若输入为“1”(Vin=VDD)：VGSN=VDD，VGSP=0VNMOS导通，PMOS截止输出“0”(Vout=0V)3第3页/共57页3.1 CMOS3.1 CMOS反相器的结构和基本特性反相器的结构和基本特性若输入为“0”(Vin=0V)：VGSN=0V，VGSP=VDDNMOS截止，PMOS导通输出“1”(Vout=VDD)4第4页/共57页3.1 CMOS3.1 CMOS反相器的结构和基本特性反相器的结构和基本特性无比电路数字电路中作为开关使用(导通电阻、截止电阻)NMOS下拉开关，PMOS上拉开关5第5页/共57页3.2 CMOS3.2 CMOS反相器的直流特性反相器的直流特性3.2.1 直流电压传输特性3.2.2 直流转移特性3.2.3 直流噪声容限6第6页/共57页3.2.1 CMOS3.2.1 CMOS反相器的直流电压传输特性反相器的直流电压传输特性输出电平与输入电平之间的关系：直流电压传输特性(VTC)NMOS与PMOS可以同时导通：并始终有如下关系：7第7页/共57页3.2.1 CMOS3.2.1 CMOS反相器的直流电压传输特性反相器的直流电压传输特性Vin=VTN的垂直线：NMOS截止/导通Vin=VDD+VTP的垂直线：PMOS导通/截止VinVTN=Vout的斜线：NMOS饱和区/线性区VinVTP=Vout的斜线：PMOS线性区/饱和区8第8页/共57页3.2.1 CMOS3.2.1 CMOS反相器的直流电压传输特性反相器的直流电压传输特性(1)0VinVTN，NMOS截止，PMOS线性Vin在一定范围变化(0VTN)，Vout始终保持VDD。9第9页/共57页3.2.1 CMOS3.2.1 CMOS反相器的直流电压传输特性反相器的直流电压传输特性(2)VTNVinVout+VTP，NMOS饱和，PMOS线性Vout随Vin的增加而非线性地下降,Kr=KN/KP为比例因子。10第10页/共57页3.2.1 CMOS3.2.1 CMOS反相器的直流电压传输特性反相器的直流电压传输特性(3)Vout+VTPVinVout+VTN，NMOS饱和，PMOS饱和11第11页/共57页3.2.1 CMOS3.2.1 CMOS反相器的直流电压传输特性反相器的直流电压传输特性(3)Vout+VTPVinVout+VTN，NMOS饱和，PMOS饱和Vit：逻辑阈值电平(转换电平)，VTC垂直下降如果VTN=-VTP，KN=KP，则Vit=VDD/2，Vout/Vin趋向于无穷大。12第12页/共57页3.2.1 CMOS3.2.1 CMOS反相器的直流电压传输特性反相器的直流电压传输特性(4)Vout+VTNVinVTP时，PMOS线性：Vout从VTP上升到V90%的时间：总上升时间：33第33页/共57页3.3.2 CMOS3.3.2 CMOS反相器输出电压的上升反相器输出电压的上升/下降时间下降时间(2)阶跃输入的下降时间NMOS的导通电流是对负载电容放电的电流：VoutVDDVTN时，NMOS饱和：VoutVDDVTN时，NMOS线性：34第34页/共57页3.3.2 CMOS3.3.2 CMOS反相器输出电压的上升反相器输出电压的上升/下降时间下降时间(2)阶跃输入的下降时间总的下降时间：若参数对称，则两时间相等。两时间主要由负载电容和导电因子决定。35第35页/共57页3.3.2 CMOS3.3.2 CMOS反相器输出电压的上升反相器输出电压的上升/下降时间下降时间(3)非阶跃输入情况负载电容的充电或放电电流是NMOS和PMOS电流之差：计算复杂，很难给出解析解。上升/下降时间不仅与反相器的参数有关，还与输入信号的波形有关。36第36页/共57页3.3.3 CMOS3.3.3 CMOS反相器传输延迟时间的计算反相器传输延迟时间的计算tPHL，tPLH，37第37页/共57页3.3.3 CMOS3.3.3 CMOS反相器传输延迟时间的计算反相器传输延迟时间的计算近似认为tPLH内只有PMOS导通，tPHL内只有NMOS导通：用最大导通电流的一半作为平均电流：对称设计时：38第38页/共57页39提高反相器的速度增加器件的宽长比会同时增加导电因子和器件的栅电容和漏区电容对于固定的大负载电容可以通过增加器件尺寸提高速度对于小负载，反相器速度不会随着尺寸出现明显增加第39页/共57页40瞬态响应：仿真波形tpLHtpHL第40页/共57页3.3.4 3.3.4 电路的最高工作频率电路的最高工作频率必须维持输入信号的时间大于电路的延迟时间。若输入信号的占空比为1：1，则其周期需要满足：对称设计有利于提高电路的工作频率。41第41页/共57页3.3.4 3.3.4 电路的最高工作频率电路的最高工作频率使用环形振荡器测量电路的工作频率及延迟时间：普遍规律：其中n是反相器的级数，应为奇数。42第42页/共57页433.4 CMOS3.4 CMOS反相器的设计反相器的设计完成能够实现设计要求的集成电路产品设计要求：功能可靠性速度面积功耗第43页/共57页44噪声容限：逻辑阈值点噪声容限：逻辑阈值点 把把Vit做为允许的输入高电平和做为允许的输入高电平和 低电平极限低电平极限 VNLM=Vit VNHM=VDD-Vit VNLM与与VNHM中较小的中较小的 决定最大直流噪声容限决定最大直流噪声容限1、反相器的可靠性第44页/共57页45可靠性：噪声容限n面向可靠性最优的设计目标，噪声容限最大就是使得VitVDD/2n在反相器的设计中通过器件尺寸的设计保持电路满足噪声容限的要求n利用噪声容限的设计要求可以得到Wp和Wn的一个方程第45页/共57页462、反相器的速度n一般用反相器的平均延迟时间表示速度n也可以分别用上升和下降延迟时间表示n利用速度的设计要求可以得到Wp和Wn的一个方程第46页/共57页473、反相器的面积减小器件的宽度可以减小面积例如最小面积的要求可以采用最小尺寸的器件尺寸利用面积的设计要求可以得到Wp和Wn的一个方程PolysiliconInOutVDDGNDPMOSMetal 1NMOSContactsN Well第47页/共57页484、反相器的功耗增加器件宽长比会增加电容电路速度增加也会提高功耗电源电压的增加功耗暂时不作为反相器设计的约束第48页/共57页49反相器设计：综合利用可靠性、速度和面积约束中的两个就可以得到一组Wp和Wn对称反相器：对于NMOS和PMOS阈值基本相等的工艺，设计Kr1对称反相器具有最大的噪声容限和相等的上升和下降延迟，在没有具体设计要求情况下是相对优化的设计第49页/共57页例子设计一个CMOS反相器，使(1)最大噪声容限不小于0.44VDD，(2)且驱动1pF负载电容时上升、下降时间不大于10ns，设VDD=5V，VTN=0.8V，VTP=-0.9V，K N=PCox=12010-6A/V2，K P=nCox=6010-6A/V2问题:在给定工艺水平下,如何选择MOS管的尺寸来满足2个要求第50页/共57页先考虑瞬态特性要求根据得到：同理：第51页/共57页取L=0.6m,则Wn=6.9m,Wp=14.28m考察直流特性反相器的最大噪音容限均满足要求。第52页/共57页思考题如果根据瞬态特性设计，使Vit=2.1V,应如何调整器件尺寸满足噪声容限要求？如果根据瞬态特性设计，使Vit=2.9V，应如何调整器件尺寸满足噪声容限要求？此时，VNHM小于2.46V，要适当增大NMOS管的沟道宽度Wn，从而减小Vit。此时，VNLM小于2.46V，要适当增大PMOS管的沟道宽度Wp，从而增大Vit。第53页/共57页3.4 CMOS3.4 CMOS反相器的设计反相器的设计为获得最佳性能，常采用全对称设计：由于电子迁移率大约是空穴迁移率的2倍，有此时，逻辑阈值、噪声容限、上升/下降时间最优：54第54页/共57页3.4 CMOS3.4 CMOS反相器的设计反相器的设计实际情况：不可能获得完全对称设计输入信号较差：考虑噪声容限负载电容较大：考虑速度对于大部分内部电路(扇出为1)：考虑面积55第55页/共57页作业P71：习题3.456第56页/共57页北京大学微电子学系 贾嵩 201057感谢您的欣赏！第57页/共57页
