数字电子技术基础简明教程第三 .pptx

主要要求：主要要求：掌握组合逻辑电路和时序逻辑电路的概念。了解组合逻辑电路的特点与描述方法。概述概述第1页/共70页一、组合逻辑电路的概念一、组合逻辑电路的概念 指任何时刻的输出仅取决于该时刻输入信号的组合，而与电路原有的状态无关的电路。数字电路根据逻辑功能特点的不同分为组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路指任何时刻的输出不仅取决于该时刻输入信号的组合，而且与电路原有的状态有关的电路。第2页/共70页二、组合逻辑电路的特点与描述方法二、组合逻辑电路的特点与描述方法 组合逻辑电路的逻辑功能特点：没有存储和记忆作用。组合电路的组成特点：由门电路构成，不含记忆单元，只存在从输入到输出的通路，没有反馈回路。组合电路的描述方法主要有逻辑表达式、真值表、卡诺图和逻辑图等。第3页/共70页主要要求：主要要求：理解组合逻辑电路分析与设计的基本方法。熟练掌握逻辑功能的逻辑表达式、真值表、卡诺图和逻辑图表示法及其相互转换。3.1组合逻辑电路组合逻辑电路的的分析方法和设计方法分析方法和设计方法 第4页/共70页一、组合逻辑电路的基本分析方一、组合逻辑电路的基本分析方法法分析思路：基本步骤：根据给定逻辑电路，找出输出输入间的逻辑关系，从而确定电路的逻辑功能。根据给定逻辑图写出输出逻辑式，并进行必要的化简列真值表分析逻辑功能第5页/共70页 例 分析下图所示逻辑 电路的功能。解：(1)写出输出逻辑函数式ABCYY1YY1001010100111(3)分析逻辑功能(2)列逻辑函数真值表111011101001110010100000YCBA输出输入01010000111100001111根据异或功能可列出真值表如右表；也可先求标准与或式，然后得真值表。后者是分析电路的常用方法，下面介绍之。通过分析真值表特点来说明功能。A、B、C 三个输入变量中，有奇数个1时，输出为1，否则输出为0。因此，图示电路为三位判奇电路，又称奇校验电路。0101001100111111第6页/共70页 初学者一般从输入向输出逐级写出各个门的输出逻辑式。熟练后可从输出向输入直接推出整个电路的输出逻辑式。由Si 表达式可知，当输入有奇数个1时，Si=1，否则Si=0。例 分析下图电路的逻辑功能。解：(2)列真值表(1)写出输出逻辑函数式AiBiCi-1CiSiAiBi Ci-1010001 11101 1 1 1111011101001110010100000CiSiCi-1BiAi输出输入11110000由Ci-1表达式可画出其卡诺图为：11101000可列出真值表为(3)分析逻辑功能将两个一位二进制数Ai、Bi与低位来的进位Ci-1相加，Si 为本位和，Ci 为向高位产生的进位。这种功能的电路称为全加器。第7页/共70页二、组合逻辑电路的基本设计方法二、组合逻辑电路的基本设计方法 设计思路：基本步骤：分析给定逻辑要求，设计出能实现该功能的组合逻辑电路。分析设计要求并列出真值表求最简输出逻辑式画逻辑图。首先分析给定问题，弄清楚输入变量和输出变量是哪些，并规定它们的符号与逻辑取值(即规定它们何时取值0，何时取值1)。然后分析输出变量和输入变量间的逻辑关系，列出真值表。根据真值表用代数法或卡诺图法求最简与或式，然后根据题中对门电路类型的要求，将最简与或式变换为与门类型对应的最简式。第8页/共70页下面通过例题学习如何设计组合逻辑电路(一)单输出组合逻辑电路设计举例 例 设计一个A、B、C三人表决电路。当表决某个提案时，多数人同意，则提案通过，但A具有否决权。用与非门实现。解：(1)分析设计要求，列出真值表设A、B、C同意提案时取值为1，不同意时取值为0；Y 表示表决结果，提案通过则取值为1，否则取值为0。可得真值表如右。A、B、C三人表决电路多数人同意，则提案通过，但A具有否决权111011101001110010100000YCBA输出输入0000000011111111110(2)化简输出函数Y=AC+ABABC010001 11101 1 1 0 0 0 0 0用与非门实现，并求最简与非式=AC+AB=ACAB第9页/共70页(3)根据输出逻辑式画逻辑图YABCY=ACAB(二)多输出组合逻辑电路设计举例 第10页/共70页BiAi输入CiSi输出相加的两个数本位和向高位的进位解：(2)求最简输出函数式Ci=AiBi(3)画逻辑图10110101011000111BiAi输入CiSi输出00 例 试设计半加器电路。将两个1位二进制数相加，而不考虑低位进位的运算电路，称为半加器。SiCiAiBi(1)分析设计要求，列真值表。第11页/共70页半加器电路能用与非门实现吗？用与非门实现的半加器电路为AiBiSiCi1 iiiBAC=iiiiiBABAS+=iiiiiiABABBA.=此式虽非最简，但这样可利用Ci 中的信号Ai Bi，省去实现 Ai 和Bi 的两个非门，从而使整体电路最简。第12页/共70页主要要求：主要要求：理解编码的概念。理解常用编码器的类型、逻辑功能和使用方法。3.2编码器编码器 第13页/共70页一、编码器的概念与类型一、编码器的概念与类型 编码 将具有特定含义的信息编成相应二进制代码的过程。实现编码功能的电路 编码器 二进制编码器 二-十进制编码器 优先编码器 编码器(即Encoder)被编信号 二进制代码 编码器 第14页/共70页I1I2I3I4I5I6I7Y0Y1Y23位二进制编码器用n 位二进制数码对2n 个输入信号进行编码的电路。二、二进制编码器二、二进制编码器由图可写出编码器的输出逻辑函数为由上式可列出真值表为原码输出Y0=I1I3I5I7Y2=I4I5I6I7Y1=I2I3I6I7Y0=I1I3I5I7I0省略不画8个需要编码的输入信号输出 3位二进制码I1I2I3I4I5I6I7Y0Y1Y21111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0输出输入被编信号高电平有效。8线3线编码器第15页/共70页I1I2I3I4I5I6I7Y0Y1Y2I8I9Y38421BCD码编码器三、二十进制编码器三、二十进制编码器将09十个十进制数转换为二进制代码的电路。又称十进制编码器。I0省略不画输出4位二进制代码原码输出I1I2I3I4I5I6I7Y0Y1Y2I8I9Y310011000000000000101000000001110001000000001100001000000101000001000000010000001000011000000001000010000000001001000000000001000000000000001Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1I0输出输入10线4线编码器被编信号高电平有效第16页/共70页为何要使用优先编码器？四、优先编码器四、优先编码器(即即 Priority Encoder)1111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0输出输入允许同时输入数个编码信号，并只对其中优先权最高的信号进行编码输出的电路。普通编码器在任何时刻只允许一个输入端请求编码，否则输出发生混乱。第17页/共70页CT74LS147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9二-十进制优先编码器CT74LS147I9=1，I8=0时，不论I0I7为0还是1，电路只对I8进行编码，输出反码0111。反码输出被编信号输入，(省略了I0)，低电平有效。0111111111110101111111110001111111101101111110010111110100111100001110111010011001111111111111Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1输出输入 I9=0时，不论其他Ii 为0还是1，电路只对I9进行编码，输出Y3Y2Y1Y0=0110，为反码，其原码为1001。111010011001111111111111无编码请求Y3Y2Y1Y0=1111依次类推CT74LS147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9被编信号优先级别从高到低依次为I9、I8、I7、I6、I5、I4、I3、I2、I1、I0。第18页/共70页主要要求：主要要求：理解译码的概念。掌握二进制译码器CT74LS138的逻辑功能和使用方法。3.3译码器译码器 理解其他常用译码器的逻辑功能和使用方法。掌握用二进制译码器实现组合逻辑电路的方法。第19页/共70页一、译码的概念与类型一、译码的概念与类型 译码是编码的逆过程。将表示特定意义信息的二进制代码翻译出来。实现译码功能的电路 译码器 二进制译码器 二-十进制译码器 数码显示译码器 译码器(即Decoder)二进制代码 与输入代码对应的特定信息 译码器 第20页/共70页二、二进制译码器二、二进制译码器 将输入二进制代码译成相应输出信号的电路。n 位二进制代码 2n 位译码输出二进制译码器 译码输出100011010001001010000100Y3Y2Y1Y0A0A1译码输入译码输出高电平有效译码输出011111101101110110111000Y3Y2Y1Y0A0A1译码输入0000译码输出低电平有效2-4线译码器电路与工作原理演示第21页/共70页(一)3 线 8 线译码器 CT74LS138 简介 CT74LS138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7逻辑功能示意图(一)3线8线译码器CT74LS138简介3位二进制码输入端8个译码输出端低电平有效。使能端STA高电平有效，STB、STC低电平有效，即当STA=1，STB=STC=0时译码，否则禁止译码。实物图片第22页/共70页01111111111011011111101101110111111010111101111001011111011111001111110110100111111101100011111111000001111111110111111111Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2STB+STCSTA输出输入CT74LS138真值表允许译码器工作禁止译码Y7Y0由输入二进制码A2、A1、A0的取值决定。011111111111111111010101010101010100010000000000输出逻辑函数式Y0=A2A1A0=m0Y1=A2A1A0=m1Y2=A2A1A0=m2Y3=A2A1A0=m3Y4=A2A1A0=m4Y5=A2A1A0=m5Y6=A2A1A0=m6Y7=A2A1A0=m700001000Y0=A2A1A0=m0Y1=A2A1A0=m1二进制译码器能译出输入变量的全部取值组合，故又称变量译码器，也称全译码器。其输出端能提供输入变量的全部最小项。第23页/共70页(二)用二进制译码器实现组合逻辑函数 (二)用二进制译码器实现组合逻辑函数由于二进制译码器的输出端能提供输入变量的全部最小项，而任何组合逻辑函数都可以变换为最小项之和的标准式，因此用二进制译码器和门电路可实现任何组合逻辑函数。当译码器输出低电平有效时，多选用与非门；译码器输出高电平有效时，多选用或门。第24页/共70页由于有A、B、C 三个变量，故选用3线-8线译码器。解：(1)根据逻辑函数选择译码器 例 试用译码器和门电路实现逻辑函数选用3线-8线译码器CT74LS138，并令A2=A，A1=B，A0=C。(2)将函数式变换为标准与-或式(3)根据译码器的输出有效电平确定需用的门电路第25页/共70页ABCYY1Y0Y3Y4Y2Y5Y6Y71STASTBSTCA0A1A2CT74LS138(4)画连线图Y&CT74LS138输出低电平有效，i=07因此，将Y 函数式变换为采用5输入与非门，其输入取自Y1、Y3、Y5、Y6和Y7。第26页/共70页 例 试用译码器实现全加器。解：(1)分析设计要求，列出真值表设被加数为Ai，加数为Bi，低位进位数为Ci-1。输出本位和为Si，向高位的进位数为Ci。列出全加器的真值表如下：1111110011101010100110110010100110000000CiSiCi-1BiAi输出输入(3)选择译码器选用3线8线译码器CT74LS138。并令A2=Ai，A1=Bi，A0=Ci-1。(2)根据真值表写函数式第27页/共70页Y1Y0Y3Y4Y2Y5Y6Y71STASTBSTCAiSiCi-1A0A1A2CT74LS138CiBi(4)根据译码器的输出有效电平确定需用的门电路(5)画连线图Ci&Si&CT74LS138输出低电平有效，i=07因此，将函数式变换为第28页/共70页CT74LS138(1)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7CT74LS138(2)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31(三)译码器的扩展 A3A2A1A0低位片高位片(三)译码器的扩展 例如两片CT74LS138组成的4线 16线译码器。16个译码输出端4位二进制码输入端低3位码从各译码器的码输入端输入。A2A1A0A2A1A0A2A1A0STA1STBA3STASTCSTCSTBE高位码A3与高位片STA端和低位片STB端相连，因此，A3=0时低位片工作，A3=1时高位片工作。STA不用，应接有效电平1。作4线16线译码器使能端，低电平有效。第29页/共70页CT74LS138组成的4线 16线译码器工作原理E=1时，两个译码器都不工作，输出Y0Y15都为高电平1。CT74LS138(1)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7CT74LS138(2)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31低位片高位片A3A2A1A0A2A1A0A2A1A0A2A1A0STA1STBA3STASTCSTCSTBE(1)A3=0时，高位片不工作，低位片工作，译出与输入00000111分别对应的8个输出信号Y0Y7。(2)A3=1时，低位片不工作，高位片工作，译出与输入10001111分别对应的8个输出信号Y8Y15。E=0时，允许译码。第30页/共70页将BCD码的十组代码译成09十个对应输出信号的电路，又称4线10线译码器。三、二十进制译码器三、二十进制译码器 8421BCD码输入端，从高位到低位依次为A3、A2、A1和A0。10个译码输出端，低电平0有效。4线-10线译码器CT74LS42逻辑示意图Y1Y0Y3Y4Y2Y5Y6Y7Y8Y9A0A1A2CT74LS42A3第31页/共70页111111111111111111111111011111111111111011111111111100111111111111110111111111110101伪码011111111110019101111111100018110111111111107111011111101106111101111110105111110111100104111111011111003111111101101002111111110110001111111111000000Y9Y8Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2A3输出输入十进制数4线-10线译码器CT74LS42真值表00000010001001000111100110101000101100010000000000111111111111111111111111111111111111111111111111111111111111111101111011001111010101伪码01第32页/共70页YA0A1A2数码显示译码器译码器YYYYYY驱动器YYYYYYYA3a数码显示器bcdefgbcdefgabcdefga四、数码显示译码器四、数码显示译码器 将输入的BCD码译成相应输出信号，以驱动显示器显示出相应数字的电路。(一)数码显示译码器的结构和功能示意0101a数码显示器bcdefgYA0A1A2数码显示译码器译码器YYYYYY驱动器YYYYYYYA3bcdefgabcdefga输入BCD码输出驱动七段数码管显示相应数字0001第33页/共70页(二)数码显示器简介数字设备中用得较多的为七段数码显示器，又称数码管。常用的有半导体数码显示器(LED)和液晶显示器(LCD)等。它们由七段可发光的字段组合而成。1.七段半导体数码显示器(LED)abcdefgDPag fCOMbce dCOMDPabcdefgDP发光字段，由管脚a g 电平控制是否发光。小数点，需要时才点亮。显示的数字形式第34页/共70页主要优点：字形清晰、工作电压低、体积小、可靠性高、响应速度快、寿命长和亮度高等。主要缺点：工作电流大，每字段工作电流约10mA。共阳接法 共阴接法 半导体数码显示器内部接法COMCOMDP gfedcbaDP gfedcbaCOMCOMVCC+5V串接限流电阻a g 和DP 为低电平时才能点亮相应发光段。a g 和DP 为高电平时才能点亮相应发光段。共阳接法数码显示器需要配用输出低电平有效的译码器。共阴接法数码显示器需要配用输出高电平有效的译码器。RR共阳极共阴极第35页/共70页即液态晶体2.液晶显示器(LCD)点亮七段液晶数码管的方法与半导体数码管类似。主要优点：工作电压低，功耗极小。主要缺点：显示欠清晰，响应速度慢。液晶显示原理：无外加电场作用时，液晶分子排列整齐，入射的光线绝大部分被反射回来，液晶呈透明状态，不显示数字；当在相应字段的电极上加电压时，液晶中的导电正离子作定向运动，在运动过程中不断撞击液晶分子，破坏了液晶分子的整齐排列，液晶对入射光产生散射而变成了暗灰色，于是显示出相应的数字。当外加电压断开后，液晶分子又将恢复到整齐排列状态，字形随之消失。第36页/共70页3.七段显示译码器4线7段译码器/驱动器CC14547的逻辑功能示意图CC14547BI D C B ABIYgYfYeYdYcYbYa消隐控制端，低电平有效。8421码输入端译码驱动输出端，高电平有效。第37页/共70页4线-7段译码器/驱动器CC14547真值表消隐000000001111消隐000000001111消隐000000010111消隐000000000111消隐000000011011消隐0000000010119110011110011811111110001170000111111016111110001101511011011010141100110001013100111111001210110110100110000110100010011111100001消隐00000000YgYfYeYdYcYbYaABCDBI数字显示输出输入4线-7段译码器/驱动器CC14547的逻辑功能示意图CC14547BI D C B ABIYgYfYeYdYcYbYa00000000消隐1111111111111111011101111011001111010101消隐消隐消隐消隐消隐消隐987654321011001111111111000011111111001101101110011010011111011011000011001111111001000111100110101000101100010010000000允许数码显示伪码相应端口输出有效电平1，使显示相应数字。输入BCD码agfbc禁止数码显示数码显示器结构及译码显示原理演示第38页/共70页主要要求：主要要求：理解数据选择器和数据分配器的作用。理解常用数据选择器的逻辑功能及其使用。掌握用数据选择器实现组合逻辑电路的方法。3.4数据选择器和数据分配数据选择器和数据分配器器 第39页/共70页D0YD1D2D34选1数据选择器工作示意图A1A0一、数据选择器和数据分配器的作一、数据选择器和数据分配器的作用用 数据选择器:根据地址码的要求，从多路输入信号中 选择其中一路输出的电路.又称多路选择器(Multiplexer，简称MUX)或多路开关。多路输入一路输出地址码输入10Y=D1D1常用2选1、4选1、8选1和16选1等数据选择器。数据选择器的输入信号个数N 与地址码个数n 的关系为 N=2n第40页/共70页数据分配器:根据地址码的要求，将一路数据 分配到指定输出通道上去的电路。Demultiplexer，简称简称DMUXY0DY1Y2Y34路数据分配器工作示意图A1A0一路输入多路输出地址码输入10Y1=DD第41页/共70页二、数据选择器的逻辑功能及其使用二、数据选择器的逻辑功能及其使用 1.8选1数据选择器CT74LS151CT74LS151STA2A1A0D0D7D6D5D4D3D2D1STYYCT74LS151的逻辑功能示意图8路数据输入端地址信号输入端互补输出端使能端，低电平有效4选1数据选择器电路与工作原理动画演示实物图片第42页/共70页CT74LS151STA2A1A0D0D7D6D5D4D3D2D1STYYCT74LS151逻辑功能示意图ST=1时禁止数据选择器工作ST=0时，数据选择器工作。选择哪一路信号输出由地址码决定。8选1数据选择器CT74LS151真值表D7D71110D6D60110D5D51010D4D40010D3D31100D2D20100D1D11000D0D00000101YYA0A1A2ST输出输入第43页/共70页因为若A2A1A0=000，则因为若A2A1A0=010，则Y=D0Y=D2D7D71110D6D60110D5D51010D4D40010D3D31100D2D20100D1D11000D0D00000101YYA0A1A2ST输出输入CT74LS151输出函数表达式1000000000100000Y=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+A2A1A0D4+A2A1A0D5+A2A1A0D6+A2A1A0D7Y=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+A2A1A0D4+A2A1A0D5+A2A1A0D6+A2A1A0D7=m0D0+m1D1+m2D2+m3D3+m4D4+m5D5+m6D6+m7D7第44页/共70页2.双4选1数据选择器CC14539CC145391STA1A01D01D31D21D11ST1Y2Y双4选1数据选择器CC14539逻辑功能示意图2D02D32D22D12ST2ST两个数据选择器的公共地址输入端。数据选择器1的输出数据选择器1的数据输入、使能输入。数据选择器2的数据输入、使能输入。数据选择器2的输出内含两个相同的4选1数据选择器。第45页/共70页1111000110110100001011100001001100000000011Y1D01D11D21D3A0A11ST输出输入CC14539数据选择器1真值表1D01D11D21D31ST使能端低电平有效11110001101101000010111000010011000000001D01D11D21D301数据选择器2的逻辑功能同理。1ST=1时，禁止数据选择器工作，输出1Y=0。1ST=0时，数据选择器工作。输出哪一路数据由地址码A1A0决定。第46页/共70页CC14539数据选择器输出函数式1Y=A1A01D0+A1A01D1+A1A01D2+A1A01D3=m01D0+m11D1+m21D2+m31D32Y=A1A02D0+A1A02D1+A1A02D2+A1A02D3=m02D0+m12D1+m22D2+m32D3第47页/共70页三、用数据选择器实现组合逻辑函数三、用数据选择器实现组合逻辑函数 由于数据选择器在输入数据全部为1时，输出为地址输入变量全体最小项的和。例如4选1数据选择器的输出Y=m0D0+m1D1+m2D2+m3D3当D0=D1=D2=D3=1时，Y=m0+m1+m2+m3。当D0D3为0、1的不同组合时，Y 可输出不同的最小项表达式。而任何一个逻辑函数都可表示成最小项表达式，当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，可直接将逻辑函数输入变量有序地接数据选择器的地址输入端。因此用数据选择器可实现任何组合逻辑函数。第48页/共70页 CT74LS151有 A2、A1、A0三个地址输入端，正好用以输入三变量A、B、C。例 试用数据选择器实现函数Y=AB+AC+BC。该题可用代数法或卡诺图法求解。Y为三变量函数，故选用8选1数据选择器，现选用CT74LS151。代 数 法 求 解解：(2)写出逻辑函数的最小项表达式Y=AB+AC+BC=ABC+ABC+ABC+ABC(3)写出数据选择器的输出表达式Y=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+A2A1A0D4+A2A1A0D5+A2A1A0D6+A2A1A0D7(4)比较Y 和Y两式中最小项的对应关系(1)选择数据选择器令A=A2，B=A1，C=A0则Y=ABCD0+ABCD1+ABCD2+ABCD3+ABCD4+ABCD5+ABCD6+ABCD7ABCABCABCABCABCABCABCABC+为使Y=Y，应令D0=D1=D2=D4=0D3=D5=D6=D7=1第49页/共70页(5)画连线图CT74LS151A2A1A0D0D7D6D5D4D3D2D1STYYYABC1即可得输出函数D0D2D1D4D7D6D5D31第50页/共70页(1)选择数据选择器选用CT74LS151(2)画出Y 和数据选择器输出Y 的卡诺图(3)比较逻辑函数Y 和Y 的卡诺图设Y=Y 、A=A2、B=A1、C=A0对比两张卡诺图后得D0=D1=D2=D4=0D3=D5=D6=D7=1(4)画连线图ABC010001 11101 1 1 1 0 0 0 0Y的卡诺图A2A1A0010001 1110D6 D7D5 D3 D0 D1 D2 D4 Y的卡诺图1 1 1 1D6 D7D5 D3卡 诺 图 法 求 解解：与代数法所得图相同第51页/共70页主要要求：主要要求：理解加法器的逻辑功能及应用。了解数值比较器的作用。3.5 加法器和数值比较加法器和数值比较器器 第52页/共70页一、加法器一、加法器(一)加法器基本单元半加器 HalfAdder，简称HA。它只将两个1位二进制数相加，而不考虑低位来的进位。1011010101100000CiSiBiAi输出输入AiBiSiCiCO第53页/共70页全加器FullAdder，简称FA。能将本位的两个二进制数和邻低位来的进位数进行相加。1111110011101010100110110010100110000000CiSiCi-1BiAi输出输入AiBiSiCiCOCICi-1第54页/共70页(二)多位加法器实现多位加法运算的电路其低位进位输出端依次连至相邻高位的进位输入端，最低位进位输入端接地。因此，高位数的相加必须等到低位运算完成后才能进行，这种进位方式称为串行进位。运算速度较慢。其进位数直接由加数、被加数和最低位进位数形成。各位运算并行进行。运算速度快。串行进位加法器串行进位加法器超前进位加法器超前进位加法器第55页/共70页串行进位加法器举例A3B3C3S3COCIS2S1S0A2B2A1B1A0B0COCICOCICOCICI加数A 输入A3A2A1A0B3B2B1B0B3B2B1B0加数B 输入低位的进位输出CO 依次加到相邻高位的进位输入端CI。相加结果读数为C3S3S2S1S0和数进位数第56页/共70页超前进位加法器举例：CT74LS283相加结果读数为C3S3S2S1S04位二进制加数B 输入端4位二进制加数A 输入端低位片进位输入端本位和输出端向高位片的进位输出A3A2A1A0B3B2B1B0CI0CO4F3F2F1F0S3S2S1S0C3CT74LS283逻辑符号第57页/共70页二、数值比较器二、数值比较器 DigitalComparator，又称数字比较器。用于比较两个数的大小。(一)1位数值比较器输输 入入输输 出出ABY(AB)Y(AB)Y(A=B)00001010101010011001ABAABABBY(AB)第58页/共70页(二)多位数值比较器可利用1位数值比较器构成比较原理：从最高位开始逐步向低位进行比较。例如比较A=A3A2A1A0和B=B3B2B1B0的大小：若A3B3，则AB；若A3B3，则AB2，则AB；若A2B2，则AB；若A2=B2，则再去比较更低位。依次类推，直至最低位比较结束。第59页/共70页主要要求：主要要求：了解竞争冒险现象及其产生的原因和消除措施。3.6 组合逻辑电路中的竞争冒组合逻辑电路中的竞争冒险险第60页/共70页一、竞争冒险现象及其危害一、竞争冒险现象及其危害当信号通过导线和门电路时，将产生时间延迟。因此，同一个门的一组输入信号，由于它们在此前通过不同数目的门，经过不同长度导线的传输，到达门输入端的时间会有先有后，这种现象称为竞争。逻辑门因输入端的竞争而导致输出产生不应有的尖峰干扰脉冲的现象，称为冒险。可能导致错误动作第61页/共70页二、竞争冒险的产生原因及消除方法二、竞争冒险的产生原因及消除方法负尖峰脉冲冒险举例 可见，在组合逻辑电路中，当一个门电路(如G2)输入两个向相反方向变化的互补信号时，则在输出端可能会产生尖峰干扰脉冲。正尖峰脉冲冒险举例G2G1AYY=A+AA理想考虑门延时AY11AY1tpdG2G1AYY=AAA理想考虑门延时Y0AAY1tpd第62页/共70页由于尖峰干扰脉冲的宽度很窄，在可能产生尖峰干扰脉冲的门电路输出端与地之间接入一个容量为几十皮法的电容就可吸收掉尖峰干扰脉冲。1.加封锁脉冲2.加选通脉冲3.修改逻辑设计4.接入滤波电容消除冒险的方法：第63页/共70页组合逻辑电路指任一时刻的输出仅取决于该时刻输入信号的取值组合，而与电路原有状态无关的电路。它在逻辑功能上的特点是：没有存储和记忆作用；在电路结构上的特点是：由各种门电路组成，不含记忆单元，只存在从输入到输出的通路，没有反馈回路。本章小结本章小结第64页/共70页组合逻辑电路的描述方法主要有逻辑表达式、真值表、卡诺图和逻辑图等。组合逻辑电路的基本分析方法是：根据给定电路逐级写出输出函数式，并进行必要的化简和变换，然后列出真值表，确定电路的逻辑功能。组合逻辑电路的基本设计方法是：根据给定设计任务进行逻辑抽象，列出真值表，然后写出输出函数式并进行适当化简和变换，求出最简表达式，从而画出最简(或称最佳)逻辑电路。第65页/共70页以MSI组件为基本单元的电路设计，其最简含义是：MSI组件个数最少，品种最少，组件之间的连线最少。以逻辑门为基本单元的电路设计，其最简含义是：逻辑门数目最少，且各个逻辑门输入端的数目和电路的级数也最少，没有竟争冒险。用于实现组合逻辑电路的MSI组件主要有译码器和数据选择器。第66页/共70页编码器、译码器、数据选择器、数据分配器、数值比较器和加法器等是常用的MSI组合逻辑部件，学习时应重点掌握其逻辑功能及应用。数据选择器的作用是根据地址码的要求，从多路输入信号中选择其中一路输出。数据分配器的作用是根据地址码的要求，将一路数据分配到指定输出通道上去。第67页/共70页译码器的作用是将表示特定意义信息的二进制代码翻译出来，常用的有二进制译码器、二-十进制译码器和数码显示译码器。编码器的作用是将具有特定含义的信息编成相应二进制代码输出，常用的有二进制编码器、二-十进制编码器和优先编码器。数值比较器用于比较两个二进制数的大小。第68页/共70页加法器用于实现多位加法运算，其单元电路有半加器和全加器；其集成电路主要有串行进位加法器和超前进位加法器。同一个门的一组输入信号到达的时间有先有后，这种现象称为竞争。竞争而导致输出产生尖峰干扰脉冲的现象，称为冒险。竞争冒险可能导致负载电路误动作，应用中需加以注意。第69页/共70页感谢您的观看。第70页/共70页