第2章-逻辑门电路资料.pptx

1/71目前，广泛使用的逻辑门有TTL(Transistor-Transistor Logic)和CMOS两个系列。TTL门电路属双极型数字集成电路，其输入级和输出级都是三极管结构，故称TTL。CMOS门电路是由NMOS管和PMOS管组成的互补MOS集成电路，属单极性数字集成电路。第1页/共71页2/712.1 分立元件门电路2.1.1 基本逻辑门电路二极管与门电路实现与逻辑功能的电路，称为与门。ABVCCRF12VDADB3.9kA B0 00 11 01 1F0001真值表真值表FAB(b)AB(a)FFAB&(c)第2页/共71页3/71二极管或门实现逻辑或功能的电路，称为或门。AB-VEERF-12VDADB3.9kA B0 00 11 01 1F0111真值表真值表ABF(c)1ABF(a)+ABF(b)第3页/共71页4/71非门(反相器)实现逻辑非门功能的电路，称作非门AVIR1R2RCVCCFVOT-VEEA01F10真值表真值表AF1(c)AF(a)AF(b)第4页/共71页5/711、与非门电路2.1.2 与非门电路、或非门电路R1R2RCVCCFT-VEEABRA B0 00 11 01 1F1110真值表真值表FAB&BAF第5页/共71页6/712、或非门电路R1R2RCVCCFT-VEEABRA B0 00 11 01 1F1000真值表真值表FAB+B1AF第6页/共71页7/712.2 TTL集成逻辑门电路集成门电路就是把所有的元器件及连接导线制作在同一块半导体基片上。由于输入和输出都采用三极管，所以称为三极管-三极管集成逻辑门电路，简称TTL门电路。特点：体积小重量轻价格低可靠性高第7页/共71页8/712.2.1 TTL与非门的工作原理第8页/共71页9/712.2.2 TTL与非门的电压传输特性及 抗干扰能力1、电压传输特性电压传输特性是描述输出电压vO与输入电压vI之间对应关系的曲线。第9页/共71页10/71电压传输特性3.632100.511.522.533.5ABCDEVOVI第10页/共71页11/712、抗干扰能力(输入噪声容限)抗干扰能力（输入噪声容限）：不破坏与非门输出逻辑状态所允许的最大干扰电压。u关门电平VOFF：输出为标准高电平VSH时所允许的最大输入低电平值。通常VOFF=0.8V。u开门电平VON：输出为标准低电平VSL时所允许的最小输入高电平值。通常VON=1.8V。输入低电平的抗干扰能力：输入低电平的抗干扰能力：VNL=VOFF-VILmax输入高电平的抗干扰能力：输入高电平的抗干扰能力：VNH=VIHmin-VON第11页/共71页12/712.2.3 TTL与非门的输入特性、输出特性和带负载能力 了解输入输出特性，可正确处理TTL与非门之间和其它电路之间的连接问题。只要输入端、输出端的电路结构形式和参数与TTL与非门相同，输入、输出特性对其它TTL电路也适用。第12页/共71页13/71TTL与非门的输入特性 T1T2R1R3b1b2c1e1iIvI3k+VCC(a)测试图0.5 11.5 22.53121.40iI(A)vI(V)(b)(b)输入特性-iI(A)第13页/共71页14/712、TTL与非门输入端负载特性TTL门输入端所接电阻的大小会影响输出状态。vI和RI之间的关系曲线叫做输入端负载特性。v关门电阻ROFF：保证TTL与非门关闭，输出为标准高电平时，所允许的RI最大值。一般ROFF=0.8k。v开门电阻RON：保证TTL与非门导通，输出为标准低电平时，所允许的RI最小值。一般RON=2k。第14页/共71页15/71T1T2R1R3RIvI+VCC(a)测试图012345RI(k)vI(V)1.4(b)特性曲线第15页/共71页16/71u与非门多余端的处理：输入信号数目少于与非门输入端个数，出现多余端。u与非门输入端悬空相当于接高电平l实际使用时，不采用悬空的方法，防止干扰信号引入u多余输入端l接电源的正端或固定高电平l并联使用第16页/共71页17/713、TTL与非门的输出特性 TTL与非门实际工作时，输出端总要接负载，产生负载电流，此电流也在影响输出电压的大小。输出电压与负载电流之间的关系曲线，称为输出特性。输出电压有高电平、低电平两种状态，所以有两种输出特性。第17页/共71页18/71与非门输入全为高电平时，输出为低电平。T1管倒置工作，T2、T5管饱和导通，T3管微导通，T4管截止。其基极电流很大，是灌电流负载。输出为低电平时的输出特性 T5VCCiLIB5VOLRL(a)输出级等效电路第18页/共71页19/71IOLmaxVOLmax01020304050iL(mA)vOL(V)1(b)输出特性曲线2第19页/共71页20/71输出为高电平时的输出特性 当与非门输入端其中有一端为低电平时，输出为高电平。T1管处于饱和状态，T2、T5管截止，T3、T4管导通。这时输出级等效电路如图2-11(a)所示，负载是拉电流负载。R2R4R5RLiLvOVCCT3T4(a)输出级等效电路第20页/共71页21/71IOHmaxVOHmin010203040iL(mA)vOH(V)1(b)输出特性曲线233.6010203040iL(mA)vOH1(b)输出特性曲线233.6第21页/共71页22/714、带负载能力TTL与非门的输出端接上负载后，负载有灌电流负载和拉电流负载。灌电流负载增加会使与非门的输出低电平上升。拉电流负载增加会使与非门的输出高电平下降；第22页/共71页23/71IIHIIHIL+VCC+VCC+VCCR3R4R1R1R5T4T3T1T1(a)拉电流负载IISIISIL+VCC+VCC+VCCR4R1R1T5T4T1T1(b)灌电流负载第23页/共71页24/71电路输出高、低电平时有输出电阻，所以输出的高、低电平随负载电流改变，变化小，说明门的带负载能力强。用输出电平变化不超过某一规定值（高电平不低于高电平下限值VOHmin，低 电 平 不 高 于 低 电 平 的 上 限 值VOLmax）时的最大负载电流，来定量描述门电路的带负载能力大小。第24页/共71页25/71负载电流大，带负载能力强；反之，带负载能力弱。一个门的输出电平有高电平、低电平之分，因此，说这个门的带负载能力，必须综合考虑输出高电平时的带负载能力和输出低电平时的带负载能力。扇出系数：门电路驱动同类门的最大数目。第25页/共71页26/712.2.4 TTL与非门的动态特性 平均传输延迟时间 二极管、三极管存在开关时间，由二极管和三极管构成的TTL电路的状态转换需要一定的时间，即输出不能立即响应输入信号的变化，而有一定的延迟。而电阻、二极管、三极管等元器件寄生电容的存在，还会使输出电压波形的上升沿和下降沿变得不那么陡。传输延迟时间小，表明门的工作速度可以高，反之，门的工作速度必须降低。第26页/共71页27/71平均传输延迟时间 tPHLtPLHvIvOVm1/2 Vm1/2 Vm第27页/共71页28/71动态尖峰电流 静态时TTL与非门电路的电源电流比较小，在10mA左右。在动态情况下，由于T5工作在深饱和状态，T4必定在T5截止之前就导通了。这样就出现了瞬间T4和T5都导通的状态。这一瞬间电源电流比静态时的电源电流大，但持续时间较短，故称之为尖峰电流或浪涌电流。输出由高电平变为低电平时，也会出现T4、T5都导通，导致ICC出现尖峰。第28页/共71页29/71电源的尖峰电流在电路内部流通时，会在电源线和地线上产生电压降，形成一个干扰源，为此，要采取合理的接地和去耦措施，使之在允许范围内。在工作频率较高时，尖峰电流对电源平均电流影响不可忽略。它使电源的平均电流增大，这就要求加大电源的容量。vOicctt00第29页/共71页30/712.3 其他类型的TTL门电路 TTL门电路除了与非门外，还有其它逻辑功能的门电路，如与门、或门、或非门、与或非门、异或门、同或门、集电极开路门和三态门等，还有与扩展器、或扩展器和与或扩展器等。第30页/共71页31/71集电极开路门(OC门)线与：把几个逻辑门的输出端直接连在一起实现逻辑与。TTL与非门直接线与出现的问题：F1=1，F2=0就会在电源和地之间形成一个低阻通路，破坏了逻辑关系，而且还会把截止门中的导通管T4烧坏。第31页/共71页32/71电路结构：把TTL与非门电路的推拉输出级改为三极管集电极开路输出,称为集电极开路(Open Collector)门电路。RL上上拉拉电电阻阻第32页/共71页33/71几个OC门的输出端直接并联后可共用一个集电极负载电阻RL和电源VCC。只要恰当地选择电源电压和负载电阻，就可以保证输出电平的高、低要求，而又有效地防止输出管电流过大。ABF(b)逻辑符号AB&ABF(b)逻辑符号AB&F FABT1T2T5R1R2RLR3VC CVOF(a)逻辑图第33页/共71页34/71集电极负载电阻RL的选择利用OC门可以实现线与功能。当有m个OC门直接并联，并带有n个与非门作负载时，只要公共外接负载电阻RL选择适当，就可以保证输出高电平不低于规定的VOHmin值；又可以保证输出低电平不高于规定的VOLmax。而且也不会在电源和地之间形成低阻通路。第34页/共71页35/71若m个OC与非门的输出都为高电平直接并联，则线与结果为高电平。为保证并联输出高电平不低于规定的VOHmin值，则要求RL取值不能太大，才能保证VCC-IRLRLVOHmin。负载门每个输入端为高电平时的输入漏电流 IRL=mIOH+pIIH VCC-(mIOH+pIIH)RLVOHmin RL最大值RLmax为：VCC-IRLRLVOHmin第35页/共71页36/71当OC门线与输出为低电平时，从最不利情况考虑，设只有一个OC门处于导通状态，而其它的OC门均截止。RL不能太小，应保证在所有的负载电流全部流入唯一导通的OC门时，线与输出低电平仍能低于规定的VOLmax值，即VCC-IRLRLVOLmax。OC门导通时的最大负载电流 TTL与非门输入短路电流 注：无论一个门有几个输入端接在VOL上，IIS都是同样大。IRL=IOL-nIIS VCC-IRLRLVOLmaxVCC-(IOL-nIIS)RLVOLmaxRL最小值RLmin为：RLminRLRLmax 第36页/共71页37/71OC门的应用：实现与或非逻辑(线与)将几个OC门的输出直接并联在一起，然后通过一个公共上拉电阻RL接到电源VCC上。，第37页/共71页38/71实现电平转移 在数字系统的接口（与外部设备相联系的电路）需要有电平转换的时候，常用OC门实现。，RL(10V)ABVCCF&第38页/共71页39/71用作驱动器 用OC门驱动指示灯、继电器和脉冲变压器等。当用于驱动指示灯时，上拉电阻由指示灯代替，指示灯的一端于OC门的输出相连，另一端接上电源。如果电流过大，可串入一个适当的限流电阻。，第39页/共71页40/712.3.2 三态输出门（TSL门）三态逻辑（Three State Logic）输出门，简称TSL门。它是在一般门电路的基础上增加控制电路和控制端构成的。三态输出是指三态门处于工作状态高电平低电平非工作状态的高阻态(禁止态、开路态)第40页/共71页41/71ABT1T2T3T4T5R1R2R4R3VccVoFR5ENABFENENABFEN&工作原理第41页/共71页42/71三态门的用途：在总线传输中的应用利用三态门向同一个总线MN上轮流传输信号不会互相干扰。工作条件是：在任何时间里只能有一个三态门处于工作状态，其余的门处于高阻态。A1B1EN1&MN总线A2B2EN2AnBnENn第42页/共71页43/71实现数据双向传输EN=0，G1高阻，N经G2向M送数据。EN=1，G2高阻，M经G1向N送数据。D0D1EN11MN总线G1G2ENEN第43页/共71页44/712.4 MOS逻辑门单极型MOS(Metal Oxide Semiconductor)集成电路分PMOS、NMOS和CMOS三种。NMOS电气性能较好，工艺较简单，适合制作高性能的存储器、微处理器等大规模集成电路。而由NMOS和PMOS构成的互补型CMOS电路以其性能好、功耗低等显著特点，得到愈来愈广泛的应用。第44页/共71页45/71NMOS反相器T1管为工作管(驱动管、控制管)，T2管为负载管，故此电路称为有源负载反相器。VDDT2T1vOvIVILVIHVOHVOLGGDSSD第45页/共71页46/71饱和型负载反相器有两个缺点：输出高电平低。由于负载管T2导通时，栅源间至少要保持等于开启电压VT2的电压，所以输出高电平较电源电压低一个开启电压值。为了保证有足够高的输出高电平，必须增大电源电压。为了保证输出低电平足够低，要求RDS2相应的增大，造成工作管关闭时，输出端杂散电容或负载电容CO的充电时间较长，使输出电压上升沿拖长，降低了工作速度。对同一个MOS负载管，若要提高电路的速度，就必须减小其导通电阻，让它工作在非饱和区，即工作在可变电阻区。这样，可以提高电路的工作速度，降低电路的功率损耗。第46页/共71页47/71非饱和型有源负载反相器该反相器负载管的栅极采用独立电源VGG，当VGG-VDDVT2时，负载管T2工作在非饱和区。输出电平可接近VDD值，电路的工作速度提高，功率损耗降低。缺点是增加了一个电源。VDDT2T1vOvIVILVIHVOHVOLVGG第47页/共71页48/71NMOS与非门v当输入A、B都为高电平时，串联的两个工作管T1、T2都导通，电路的输出即为低电平；v当输入A、B中有一个为低电平时，则串联的两个工作管T1、T2中必有一个截止，则使电路输出为高电平。VDDT3T2FAT1B第48页/共71页49/71NMOS或非门VDDT3T1FAT2BBFT1T2T3VDDA第49页/共71页50/71NMOS 与或非门VDDT5T1FAT3CT2BT4D第50页/共71页51/71NMOS异或门v当A、B都为高电平或都为低电平时，T1、T2都截止，F1为高电平，F为低电平；v当A、B中有一个为高电平而另一个为低电平时，T1和T2中必有一个管导通，致使F1为低电平，F为高电平。VDDT3T1FAT2BT4T5F1第51页/共71页52/71NMOS三态门v当E为高电平时，两个或非门G1、G2输出均为低电平，致使T1、T2管都截止，电路输出F呈现高阻状态；v若E为低电平时，两个或非门G1、G2都起非门作用，若A为低电平时，或非门G1输出为高电平，使T1管导通，同时使G2输出为低电平，使T2管截止，电路输出为低电平，F=A。VDDT2T1FAE1111G2G1第52页/共71页53/712.4.2 CMOS门电路主要介绍以下内容：CMOS反相器CMOS与非门CMOS或非门CMOS三态门CMOS传输门 第53页/共71页54/71CMOS反相器CMOS反相器是构成CMOS集成电路的基本单元。CMOS 电路的结构特点是：一个N沟道管和一个P沟道管配对使用，即N、P互补。电源电压条件：CMOS反相器要求电源电压大于两个管子开启电压的绝对值之和。VDDT2(P)T1(N)vOFvIASSGGDDV V V V第54页/共71页55/71特点CMOS反相器的静态功耗非常小(TTL静态功耗单位mW)。静态：总是一管导通和一管截止，漏电流很小(nA)，静态功耗非常小(W)。动态：转换时电流大(若工作频率高，功耗mW左右）第55页/共71页56/71CMOS反相器输出电压的上升时间和下降时间都比较小，电路的工作速度大为提高。原因：由于CMOS反相器的工作管和负载管不同时导通，因此其输出电压不取决于两管的导通电阻之比。这样，通常可使PMOS负载管和NMOS工作管的导通电阻都较小。所以，CMOS反相器输出电压的上升时间和下降时间都比较小，电路的工作速度大为提高。第56页/共71页57/71CMOS与非门v当输入A、B都为高电平时，串联的NMOS管 T1、T2管都导通，并联的PMOS管T3、T4都截止，因此输出为低电平；v当输入A、B中有一个为低电平时，两个串联的NMOS管中必有一个截止，于是电路输出为高电平。VDDT4(P)T2(N)FBAT1(N)T3(P)第57页/共71页58/71CMOS或非门v当输入A、B至少有一个高电平时，并联的NMOS管T1和T2中至少有一个导通，串联的PMOS管T3、T4至少有一个截止，因此输出为低电平；v当输入A、B都为低电平时，并联NMOS管T1和T2都截止，串联PMOS管T3和T4都导通，于是电路输出为高电平。VDDT2(N)FT1(N)T4(P)BAT3(P)第58页/共71页59/71CMOS三态门v当控制端E为高电平时，NMOS管 T1和PMOS管T4均截止，电路输出端F呈现高阻态；v当控制端E为低电平时，T1和T4管同时导通，T2和T3管构成的CMOS 反相器正常工作。VDDT2(N)FT1(N)T4(P)ENAT3(P)1第59页/共71页60/71CMOS传输门 u它是利用结构上完全对称的NMOS管和PMOS管，按闭环互补形式连接而成的一种双向传输开关。u传输门的导通电阻很低，约几百欧姆，相当于开关接通，其截止电阻很高，可大于109欧姆，相当于开关断开。接近于理想开关。u因为MOS管的漏极和源极在结构上完全对称，可以互换，所以传输门的输入端和输出端也可以互换。VDDvIvOTPTNCC(a)(a)逻辑电路TGCC(b)(b)逻辑符号vOvI第60页/共71页61/71模拟开关利用CMOS传输门和非门可构成模拟开关。当C=1时，模拟开关导通，vO=vI(或vI=vO)；当C=0时，模拟开关截止，输入和输出之间断开。TGvIvOCC1第61页/共71页62/712.5 数字集成电路使用中应注意的问题2.5.1 TTL使用中应注意的问题1、电源5V0.5V(5V0.25V)。电源入口加装滤波电容。逻辑电路与强电控制电路要分别接地。为防止电源输入端的高频干扰，可加装高频滤波电容。第62页/共71页63/712、输入端不能直接与高于+5.5或低于-0.5V的电源相接。多余输入端不允许悬空。与门、与非门可以将多余输入端通过电阻接电源，多余输入端与使用的输入端并接。将或门、或非门的多余输入端接地。触发器的多余输入端及置0、置1端应根据要求接VCC或接地。3、输出端TTL电路输出端不允许与VCC直接相连。第63页/共71页64/712.5.2 CMOS电路使用中应注意的问题1、最大额定值各项性能指标不能超过最大额定值。2、电源电源电压正常。电源极性不能接反。电流不能过大。第64页/共71页65/713、输入端输入端不允许悬空。输入高电平不得高于VDD+0.5V；输入低电平不得低于VSS-0.5V。输入端电流一般应限制在1mA以内。输入脉冲信号上升和下降沿应小于几微秒。4、输出端CMOS驱动能力比TTL要小很多，但CMOS驱动CMOS的能力很强。第65页/共71页66/715、防止静电击穿的措施保存时应用导电材料屏蔽，或把全部引脚短路。焊接时应断开电烙铁电源。各种测量仪器均要良好接地。通电测试时，应先开电源再加信号，关机时应先关信号源再关电源。插拨CMOS芯片时应先切断电源。第66页/共71页67/712.5.3 数字集成电路接口1、TTL电路与CMOS电路的接口TTL-CMOS接口在TTL输出端接一个上拉电阻至电源+5V，便可抬高输出电压，以满足后级CMOS电路高电平输入的需要。R+5VTTLCMOS+5+15V第67页/共71页68/71CMOS-TTL接口CMOS电路驱动TTL电路的一个问题是有些CMOS电路不能提供足够的驱动电流。可用如图所示接口电路。.RbRcTCMOSTTL+5V第68页/共71页69/712、TTL与三极管、LED的接口 TTL与三极管的接口当需要用TTL电路控制较大的电流和较高的电压时，可用TTL驱动三极管，再用三极管去驱动高电压、大电流的负载。1TTL1TTL+5V第69页/共71页70/71TTL-LED的接口当用TTL驱动LED时，需加一个限流电阻，电阻阻值不同，LED亮度不同。1TTL+5V1TTL+5V低电平驱动低电平驱动高电平驱动高电平驱动第70页/共71页71/71感谢您的观看！第71页/共71页