数字电子技术基础 第三章幻灯片.ppt

数字电子技术基础 第三章第1页，共115页，编辑于2022年，星期六2.1 概述概述l常用的门电路在逻辑常用的门电路在逻辑功能上有功能上有:与门、或与门、或门、非门、与非门、门、非门、与非门、或非门、与或非门、或非门、与或非门、异或门等几种。异或门等几种。图图3.1.1 获得高、低电平的基本原理获得高、低电平的基本原理单开关电路单开关电路互补开关电路互补开关电路第2页，共115页，编辑于2022年，星期六图3.1.2 正逻辑与负逻辑第3页，共115页，编辑于2022年，星期六一些概念一些概念n1、片上系统（、片上系统（SoC）n2、双极型、双极型TTL电路电路n3、CMOSn1961年美国年美国TI公司公司,第一片数字集成电路第一片数字集成电路（Integrated Circuits,IC）。）。nVLSI(Very Large Scale Integration)第4页，共115页，编辑于2022年，星期六3.2 半导体二极管门电路半导体二极管门电路n3.2.1 半导体二极管的开半导体二极管的开关特性关特性图图图图3.2.1 3.2.1 二极管开关电路二极管开关电路二极管开关电路二极管开关电路第5页，共115页，编辑于2022年，星期六图图3.2.2 二极管的伏安特性二极管的伏安特性可近似用可近似用PN结方程和下图所示结方程和下图所示的伏安特性曲线来描述。的伏安特性曲线来描述。其中：其中：i为流过二极管的电流。为流过二极管的电流。v为加到二极管两端的电压。为加到二极管两端的电压。第6页，共115页，编辑于2022年，星期六图图3.2.3 二极管伏安特性的几种近似方法二极管伏安特性的几种近似方法第7页，共115页，编辑于2022年，星期六图3.2.4 二极管的动态电流波形第8页，共115页，编辑于2022年，星期六3.2.2 二极管与门缺点：缺点：1、输出的高、低电平数值和输入、输出的高、低电平数值和输入的高、低电平数值不相等。相差的高、低电平数值不相等。相差一个二极管的导通压降。一个二极管的导通压降。2、输出端对地接上负载电阻时，、输出端对地接上负载电阻时，负载电阻的改变有时会影响输出负载电阻的改变有时会影响输出的高电平。的高电平。一般仅用作集成电路内部一般仅用作集成电路内部的逻辑单元。的逻辑单元。第9页，共115页，编辑于2022年，星期六3.2.3 二极管或门二极管或门 存在输出偏移的问题。存在输出偏移的问题。只用于集成电路内部的逻辑单元。只用于集成电路内部的逻辑单元。无法制作具有标准化输出电平的集无法制作具有标准化输出电平的集成电路。成电路。第10页，共115页，编辑于2022年，星期六3.3 CMOS门电路门电路n3.3.1 MOS管的开关特性管的开关特性在在CMOS集成电路中，集成电路中，以金属以金属-氧化物氧化物-半导体场半导体场效应晶体管（效应晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor，简称，简称MOS管）作为开管）作为开关器件。关器件。n一、一、MOS管的结构和工管的结构和工作原理作原理图图3.3.1 MOS管的结构和符号管的结构和符号第11页，共115页，编辑于2022年，星期六二、二、MOS管的输入特性和输出特性管的输入特性和输出特性图图3.3.2 MOS管共源接法及其输出特性曲线管共源接法及其输出特性曲线 (a)共源接法共源接法 (b)输出特性曲线输出特性曲线几个概念：几个概念：1)截止区。截止区。2)可变电阻区可变电阻区 3）恒流区）恒流区第12页，共115页，编辑于2022年，星期六图图2.2.13 MOS管的转移特性管的转移特性第13页，共115页，编辑于2022年，星期六三、三、MOS管的基本开关电路管的基本开关电路图图3.3.4 MOS管的基本开关电路管的基本开关电路第14页，共115页，编辑于2022年，星期六四、四、MOS管的开关等效电路管的开关等效电路图图3.3.5 MOS管的开关等效电路管的开关等效电路 (a)截止状态截止状态 (b)导通状态导通状态第15页，共115页，编辑于2022年，星期六五、五、MOS管的四种类型管的四种类型n1、N沟道增强型沟道增强型n2、P沟道增强型沟道增强型n3、N沟道耗尽型沟道耗尽型n4、P沟道耗尽型沟道耗尽型第16页，共115页，编辑于2022年，星期六图图3.3.6 P沟道增强型沟道增强型MOS管管第17页，共115页，编辑于2022年，星期六图图3.3.7 P沟道增强型沟道增强型MOS管的漏极特性管的漏极特性第18页，共115页，编辑于2022年，星期六图图3.3.8 用用P沟道增强型沟道增强型MOS管接成的开关电路管接成的开关电路第19页，共115页，编辑于2022年，星期六图图3.3.9 N沟道耗尽型沟道耗尽型MOS管的符号管的符号图图3.3.10 P沟道耗尽型沟道耗尽型MOS管的符号管的符号基本概念：基本概念：1）夹断电压）夹断电压2）电压极性）电压极性第20页，共115页，编辑于2022年，星期六3.3.2 CMOS反相器的电路结构和工作反相器的电路结构和工作原理原理n一、一、CMOS反相器的电路结构反相器的电路结构图图图图2.6.1 2.6.1 CMOSCMOS反相器反相器反相器反相器（a a）结构示意图）结构示意图）结构示意图）结构示意图 （b b）电路图）电路图）电路图）电路图第21页，共115页，编辑于2022年，星期六二、电压传输特性和电流传输特性二、电压传输特性和电流传输特性图图3.3.12 CMOS反相器的电压传输特性反相器的电压传输特性基本概念：反相器基本概念：反相器的阈值电压的阈值电压 第22页，共115页，编辑于2022年，星期六图图3.3.13 CMOS反相器的电流传输特性反相器的电流传输特性第23页，共115页，编辑于2022年，星期六三、输入端噪声容限三、输入端噪声容限第24页，共115页，编辑于2022年，星期六三、输入端噪声容限三、输入端噪声容限图图3.3.15 不同不同VDD下下CMOS反相器的噪声容限反相器的噪声容限第25页，共115页，编辑于2022年，星期六图图3.3.15 CMOS反相器输入端噪声容限与反相器输入端噪声容限与VDD的关系的关系越高，噪声容限越越高，噪声容限越大大第26页，共115页，编辑于2022年，星期六3.3.3 CMOS反相器的静态输入特性和反相器的静态输入特性和输出特性输出特性n一、输入特性一、输入特性图图3.3.16 CMOS反相器的输入保护电路反相器的输入保护电路 （a）CC4000系列的输入保护电路系列的输入保护电路 （b）74HC系列的输入保护电路系列的输入保护电路第27页，共115页，编辑于2022年，星期六图图3.3.17 CMOS反相器的输入特性反相器的输入特性 （a）图）图3.3.17(a)电路的输入特性电路的输入特性 （b）图）图3.3.17(b)电路的输入特性电路的输入特性第28页，共115页，编辑于2022年，星期六二、输出特性二、输出特性n1、低电平输出特性、低电平输出特性图图3.3.18 vO=VOL时时CMOS反相器的工作状态反相器的工作状态第29页，共115页，编辑于2022年，星期六图图3.3.19 CMOS反相器的低电平输出特性反相器的低电平输出特性第30页，共115页，编辑于2022年，星期六2.高电平输出特性高电平输出特性图图3.3.20 vO=VOH时时CMOS反相器的工作状态反相器的工作状态第31页，共115页，编辑于2022年，星期六图图3.3.21 CMOS反相器的高电平输出特性反相器的高电平输出特性第32页，共115页，编辑于2022年，星期六3.3.4 CMOS反相器的动态特性反相器的动态特性n一、传输延迟时间一、传输延迟时间tPHL、tPLH图图3.3.22 CMOS反相器传输延迟时反相器传输延迟时间的定义间的定义传输延迟时间：输出电压变化落后于输入传输延迟时间：输出电压变化落后于输入电压变化的时间。电压变化的时间。tPHL：输出由高电平跳变为低电平的传输：输出由高电平跳变为低电平的传输延迟时间。延迟时间。tPLH：输出由低电平跳变为高电平的：输出由低电平跳变为高电平的传输延迟时间。传输延迟时间。tPD:经常用平均传输延迟时间经常用平均传输延迟时间tPD来表来表示示tPHL和和tPLH（通常相等）（通常相等）第33页，共115页，编辑于2022年，星期六二、交流噪声容限二、交流噪声容限图图3.3.23 CMOS反相器的交流噪声容限反相器的交流噪声容限反相器对窄脉冲的噪反相器对窄脉冲的噪声容限声容限交流噪声容交流噪声容限远高于直流噪声容限远高于直流噪声容限。限。交流噪声容限受电交流噪声容限受电源电压和负载电容源电压和负载电容的影响。的影响。第34页，共115页，编辑于2022年，星期六三、动态功耗三、动态功耗n动态功耗：当动态功耗：当CMOS反反相器从一种稳定工作状相器从一种稳定工作状态突然转变到另一种稳态突然转变到另一种稳定的过程中，将产生附定的过程中，将产生附加的功耗。加的功耗。nPD=PC+PTnPD为总动态功耗为总动态功耗nPC为对负载电容充放为对负载电容充放电所消耗的功率电所消耗的功率nPT为两个为两个MOS管在短管在短时间内道童所消耗的瞬时间内道童所消耗的瞬时导通功耗时导通功耗图图3.3.24 CMOS反相器对负载电容的充、放电电流反相器对负载电容的充、放电电流第35页，共115页，编辑于2022年，星期六三、动态功耗三、动态功耗图图3.3.26 CMOS反相器的静态漏电流反相器的静态漏电流 （a）vI=0 （b）vI=VDD第36页，共115页，编辑于2022年，星期六三、动态功耗三、动态功耗PC:负载电容充放电功耗负载电容充放电功耗CL:负载电容负载电容f=1/T为输入信号的重复频率为输入信号的重复频率VDD:电源电压电源电压PT:瞬时导通功耗瞬时导通功耗CPD:功耗电容，由制造商给出。功耗电容，由制造商给出。不是一个实际的电容。不是一个实际的电容。f=1/T为输入信号的重复频率为输入信号的重复频率VDD:电源电压电源电压例例3.3.1 P91第37页，共115页，编辑于2022年，星期六3.3.5 其他类型的其他类型的CMOS门电路门电路n一、其他逻辑功能的一、其他逻辑功能的CMOS门电路门电路n反相器、或非门、与非门、反相器、或非门、与非门、或门、与或非门、异或门或门、与或非门、异或门等。等。图图3.3.27 CMOS与非门与非门第38页，共115页，编辑于2022年，星期六图图3.3.29 带缓冲级的带缓冲级的CMOS与非门电路与非门电路 输入端增设反相器作为缓冲输入端增设反相器作为缓冲器。器。第39页，共115页，编辑于2022年，星期六图3.3.28 CMOS或非或非门图图3.3.30 带缓冲级的带缓冲级的CMOS或非门电或非门电路路第40页，共115页，编辑于2022年，星期六二、漏极开路输出门电路（二、漏极开路输出门电路（OD门）门）n为了满足输出为了满足输出电平变换、吸收大负载电流电平变换、吸收大负载电流以及实现以及实现线线与连接与连接等需要。等需要。图图3.3.31 漏极开路输出的与非门漏极开路输出的与非门CC40107例例3.3.2 P96RL不能过大也不能过小。计算不能过大也不能过小。计算方法如下：方法如下：RL=(VDD-VOL)/(IOL(max)+mIIL)第41页，共115页，编辑于2022年，星期六三、三、CMOS传输门传输门图图3.3.35 CMOS传输门的电路结构和逻辑符号传输门的电路结构和逻辑符号第42页，共115页，编辑于2022年，星期六图图3.3.36 CMOS传输门中两个传输门中两个MOS管的工作状态管的工作状态第43页，共115页，编辑于2022年，星期六图图3.3.38 CMOS双向模拟开关的电路结构和符号双向模拟开关的电路结构和符号图图3.3.39 CMOS模拟开关接模拟开关接 负载电阻的情况负载电阻的情况C=0时时 Vo=0。C=1时时 Vo=RL*Vi/(RL+RTG)RTG越小越好，并且希望不受输越小越好，并且希望不受输入电压变化。入电压变化。第44页，共115页，编辑于2022年，星期六四、三态输出的四、三态输出的CMOS门电路门电路图图3.3.40 CMOS三态门电路结构之一三态门电路结构之一高阻态。高阻态。此电路结构总此电路结构总是接在集成电是接在集成电路的输出端。路的输出端。第45页，共115页，编辑于2022年，星期六图图3.3.xx CMOS三态门电路结构之二三态门电路结构之二 （a）用或非门控制）用或非门控制 （b）用与非门控制）用与非门控制第46页，共115页，编辑于2022年，星期六图图3.3.xx CMOS三态门电路结构之三三态门电路结构之三可连接成总线结构。还能实现数据的双向传输。可连接成总线结构。还能实现数据的双向传输。第47页，共115页，编辑于2022年，星期六3.3.6 CMOS电路的正确使用电路的正确使用n一、输入电路的静电防护一、输入电路的静电防护1、在存储和运输、在存储和运输CMOS器件时最好采用金属屏蔽层器件时最好采用金属屏蔽层作包装材料，避免产生静电。作包装材料，避免产生静电。2、组装、调试时，应使电烙铁和其他工具、仪表、组装、调试时，应使电烙铁和其他工具、仪表、工作台面等良好接地。操作人员的服装、手套等选用工作台面等良好接地。操作人员的服装、手套等选用无静电的原料制作。无静电的原料制作。3、不用的输入端不应悬空。、不用的输入端不应悬空。第48页，共115页，编辑于2022年，星期六二、输入电路的过流保护二、输入电路的过流保护n由于输入保护电路中的钳位二极管电流容量有限，由于输入保护电路中的钳位二极管电流容量有限，一般为一般为1mA。1、输入端接低内阻信号源时，串保护电阻。、输入端接低内阻信号源时，串保护电阻。2、输入端有大电容时，串保护电阻。、输入端有大电容时，串保护电阻。3、输入端接长天线时，串保护电阻。、输入端接长天线时，串保护电阻。第49页，共115页，编辑于2022年，星期六三、三、CMOS电路锁定效应的防护电路锁定效应的防护n锁定效应（锁定效应（Latch-Up）：又称可控硅效应，是）：又称可控硅效应，是CMOS电路中的一个特有的问题。发生锁定效应电路中的一个特有的问题。发生锁定效应后会造成器件永久失效。后会造成器件永久失效。n寄生三极管寄生三极管n由寄生三极管形成的可控硅效应。由寄生三极管形成的可控硅效应。n保护措施：保护措施：1、在输入和输出端设置钳位电路。、在输入和输出端设置钳位电路。2、在电源输入端加去耦电路。、在电源输入端加去耦电路。3、当系统由几个电源分别供电时，各电源的开、关、当系统由几个电源分别供电时，各电源的开、关顺序必须合理。顺序必须合理。第50页，共115页，编辑于2022年，星期六3.3.7 CMOS集成电路的各种系列集成电路的各种系列n4000系列系列nHC/HCT系列系列nAHC/AHCT系列系列nVHC/VHCT系列系列nLVC系列系列nALVC系列系列第51页，共115页，编辑于2022年，星期六3.4 其他类型的其他类型的MOS集成电路集成电路n3.4.1 PMOS电路电路是最初的是最初的MOS电路电路,采用采用P沟道沟道MOS管组成。管组成。两个严重的缺点：两个严重的缺点：n1、工作速度比较低。、工作速度比较低。n2、使用负电源，输出电平为负，不便与、使用负电源，输出电平为负，不便与TTL电路连接。电路连接。n3.4.2 NMOS电路电路n增强型负载增强型负载n耗尽型负载（又称为耗尽型负载（又称为HMOS电路）电路）第52页，共115页，编辑于2022年，星期六3.5 TTL门电路门电路n3.5.1 双极型三极管的开双极型三极管的开关特性关特性n一、双极型三极管的结构一、双极型三极管的结构 图图3.5.1 双极型三极管的两种类型双极型三极管的两种类型 (a)NPN型型 (b)PNP型型第53页，共115页，编辑于2022年，星期六二、双极型三极管的输入特性和输出特二、双极型三极管的输入特性和输出特性性n 图图3.5.2 双极型三极管的特性曲线双极型三极管的特性曲线 (a)输入特性曲线输入特性曲线 (b)输出特性曲线输出特性曲线饱和区：饱和区：截至区：截至区：第54页，共115页，编辑于2022年，星期六三、双极型三极管的基本开关电路三、双极型三极管的基本开关电路图图3.5.3 双极型三极管的基本开关电路双极型三极管的基本开关电路第55页，共115页，编辑于2022年，星期六图图3.5.4 用图解法分析图用图解法分析图2.2.7电路电路 (a)电路图电路图 (b)作图方法作图方法负载线负载线第56页，共115页，编辑于2022年，星期六四、双极型三极管的开关等效电路四、双极型三极管的开关等效电路图图3.5.5 双极型三极管的开关等效电路双极型三极管的开关等效电路 (a)截止状态截止状态 (b)饱和导通状态饱和导通状态第57页，共115页，编辑于2022年，星期六五、双极型三极管的动态开关特性五、双极型三极管的动态开关特性图图3.5.6 双极型三极管的动态开关特性双极型三极管的动态开关特性 三极管在截至与饱和导三极管在截至与饱和导通两种状态间迅速转换时，通两种状态间迅速转换时，三极管内部电荷的建立和三极管内部电荷的建立和消散都需要一定的时间。消散都需要一定的时间。存在输出对应输入的滞后。存在输出对应输入的滞后。第58页，共115页，编辑于2022年，星期六六、三极管反相器六、三极管反相器nP114 图3.5.7n例3.5.1 P115 计算电路设计是否合理。第59页，共115页，编辑于2022年，星期六3.5.2 TTL反相器的电路结构和工作原理反相器的电路结构和工作原理n一、电路结构一、电路结构图图3.5.9 TTL反相器的典型电路反相器的典型电路TTL电路：三极管电路：三极管-三三极管逻辑电路极管逻辑电路（）（）Transistor-Transistor Logic第60页，共115页，编辑于2022年，星期六二、电压传输特性二、电压传输特性图图3.5.10 TTL反相器的电压传输特性反相器的电压传输特性AB段：截止区。段：截止区。BC段：线性区。段：线性区。CD段：转折区。中点为阈段：转折区。中点为阈值电压或门槛电压值电压或门槛电压VTH。DE段：饱和区。段：饱和区。第61页，共115页，编辑于2022年，星期六三、输入端噪声容限第62页，共115页，编辑于2022年，星期六3.5.3 TTL反相器的静态输入特性和反相器的静态输入特性和输出特性输出特性n一、输入特性一、输入特性图图3.5.11 TTL反相器的输入端等反相器的输入端等效电路效电路图图3.5.12 TTL反相器的输入特性反相器的输入特性第63页，共115页，编辑于2022年，星期六二、输出特性二、输出特性n1、高电平输出特性、高电平输出特性图图3.5.13 TTL反相器高电平输出反相器高电平输出等效电路等效电路图图3.5.16 TTL反相器高电平反相器高电平输出特性输出特性第64页，共115页，编辑于2022年，星期六2、低电平输出特性、低电平输出特性图图3.5.15 TTL反相器低电平输反相器低电平输出特性出特性图图3.5.16 TTL反相器低电平输出特反相器低电平输出特性性第65页，共115页，编辑于2022年，星期六例例 3.5.2 计算计算G1门可驱动多少同样的门可驱动多少同样的门电路负载门电路负载第66页，共115页，编辑于2022年，星期六三、输入端负载特性三、输入端负载特性图图3.5.19 TTL反相器输入端负反相器输入端负载特性载特性图图3.5.18 TTL反相器输入端经电阻接地时的反相器输入端经电阻接地时的等效电路等效电路第67页，共115页，编辑于2022年，星期六例 3.5.3 计算Rp的最大允许值第68页，共115页，编辑于2022年，星期六3.5.4 TTL反相器的动态特性反相器的动态特性图图3.5.21 TTL反相器的动态电压波形反相器的动态电压波形一一、传输延迟时间、传输延迟时间74系列从导通转换到系列从导通转换到截止时的开关时间较截止时的开关时间较长。长。tPLH略大于略大于tPHL。如如SN7404的典型参的典型参数：数：tPHL=8nstPLH=12ns第69页，共115页，编辑于2022年，星期六二、交流噪声容限二、交流噪声容限（a）正脉冲噪声容限）正脉冲噪声容限（b）负脉冲噪声容限）负脉冲噪声容限图图3.5.22 TTL反相器的交流噪声容限反相器的交流噪声容限第70页，共115页，编辑于2022年，星期六三、电源的动态尖峰电流三、电源的动态尖峰电流图图3.5.23 TTL反相器电源电流的计算反相器电源电流的计算（a）vOVOL 的情况的情况 （b）vOVOH的情况的情况第71页，共115页，编辑于2022年，星期六图图3.5.24 TTL反相器的电源动态尖峰电流反相器的电源动态尖峰电流第72页，共115页，编辑于2022年，星期六图图3.5.25 TTL反相器电源尖峰电流的计算反相器电源尖峰电流的计算第73页，共115页，编辑于2022年，星期六图图3.5.26 电源尖峰电流的近似波形电源尖峰电流的近似波形第74页，共115页，编辑于2022年，星期六例例3.5.4 计算计算f=5MHz下电源电流的平均值下电源电流的平均值P127第75页，共115页，编辑于2022年，星期六3.5.5 其他类型的其他类型的TTL门电路门电路n一、其他逻辑功能的门电一、其他逻辑功能的门电路路n1、与非门、与非门图图3.5.27 TTL与非门电路与非门电路第76页，共115页，编辑于2022年，星期六图图3.5.28 多发射极三极管多发射极三极管（a）结构示意图）结构示意图（b）符号及等效电路）符号及等效电路第77页，共115页，编辑于2022年，星期六2、或非门、或非门图图3.5.29 TTL或非门电路或非门电路第78页，共115页，编辑于2022年，星期六3、与或非门、与或非门图图3.5.30 TTL与或非门与或非门第79页，共115页，编辑于2022年，星期六4、异或门、异或门图图3.5.31 TTL异或门异或门第80页，共115页，编辑于2022年，星期六二、集电极开路输出的门电路（二、集电极开路输出的门电路（OC 门）门）图图3.5.32 推拉式输出级并联的情况推拉式输出级并联的情况为了实现线与。输出为了实现线与。输出级采用集电极开路的级采用集电极开路的三极管结构。三极管结构。第81页，共115页，编辑于2022年，星期六图图3.5.33 集电极开路与非门的电路和图形符号集电极开路与非门的电路和图形符号第82页，共115页，编辑于2022年，星期六图图3.5.34 OC门输出并联的接法及逻辑图门输出并联的接法及逻辑图第83页，共115页，编辑于2022年，星期六例例3.5.5 P133-P134 求求RL和合适取值和合适取值第84页，共115页，编辑于2022年，星期六三、三态输出门电路（三、三态输出门电路（TS门）门）图图3.5.38 三态输出门的电路图和图形符号三态输出门的电路图和图形符号 （a）控制端高电平有效）控制端高电平有效（b）控制端低电平有效）控制端低电平有效第85页，共115页，编辑于2022年，星期六3.5.6 TTL数字集成电路的各种系列数字集成电路的各种系列n最初：最初：TI公司的公司的54/74基本系列。基本系列。n74H、74L、74S、74LS、74ALS、74F等改进等改进系列。系列。第86页，共115页，编辑于2022年，星期六图图3.5.xx 74H系列与非门系列与非门(74H 00)的电路结构的电路结构第87页，共115页，编辑于2022年，星期六图图3.5.39 抗饱和三极管抗饱和三极管优点：减少传输延时。优点：减少传输延时。缺点：增加了电路功耗。缺点：增加了电路功耗。增大了输出低电平（最大可增大了输出低电平（最大可到到0.5V左右）左右）第88页，共115页，编辑于2022年，星期六图图3.5.40 74S系列与非门系列与非门(74S 00)的电路结构的电路结构第89页，共115页，编辑于2022年，星期六图图3.5.41 74S系列反相器的电压传输特性系列反相器的电压传输特性第90页，共115页，编辑于2022年，星期六图图3.5.42 74LS系列与非门系列与非门(74LS 00)的电路结构的电路结构采用大幅提高电路中电阻采用大幅提高电路中电阻阻值的方法降低功耗。阻值的方法降低功耗。相比相比74S，74LS系列降低系列降低了了80%的功耗。的功耗。第91页，共115页，编辑于2022年，星期六3.6 其他类型的双极型数字集成电路其他类型的双极型数字集成电路n除了除了TTL电路外，还有：电路外，还有：二极管二极管-三极管逻辑（三极管逻辑（Diode-Transistor Logic,DTL）高阈值逻辑（高阈值逻辑（High Threshold Logic，HTL）发射极耦合逻辑发射极耦合逻辑(Emitter Coupled Logic,ECL)集成注入逻辑（集成注入逻辑（Integrated Inhaction Logic，I2L）第92页，共115页，编辑于2022年，星期六3.6.1 ECL电路电路n一、一、ECL电路的结构与工作原理电路的结构与工作原理n非饱和型的高速逻辑电路，是发射极耦合逻辑电路。非饱和型的高速逻辑电路，是发射极耦合逻辑电路。n问：为什么问：为什么D1,D2能做温度补偿？能做温度补偿？图图3.6.1 ECL或或/或非门的电路及逻辑符号或非门的电路及逻辑符号第93页，共115页，编辑于2022年，星期六图图3.6.2 ECL或或/或非门的电压传输特性或非门的电压传输特性第94页，共115页，编辑于2022年，星期六二、二、ECL电路的主要特点电路的主要特点n优点：优点：一、目前工作速度最快。一、目前工作速度最快。二、输出内阻低、带负载能力强。二、输出内阻低、带负载能力强。三、设有互补输出端，可将输出端并联实现线与。三、设有互补输出端，可将输出端并联实现线与。n缺点缺点一、功耗大。一、功耗大。二、输出电平稳定性差。二、输出电平稳定性差。三、噪声容限比较低。三、噪声容限比较低。第95页，共115页，编辑于2022年，星期六3.6.2 I2L电路电路n一、一、I2L电路的结构与工作原理电路的结构与工作原理图图3.6.3 I2L电路的基本逻辑单元电路的基本逻辑单元（a）结构和电路图）结构和电路图 （b）简化的电路图）简化的电路图第96页，共115页，编辑于2022年，星期六图图3.6.4 I2L或或/或非门电路或非门电路第97页，共115页，编辑于2022年，星期六I2L电路的主要特点电路的主要特点n优点：优点：一、电路结构简单。一、电路结构简单。二、各逻辑单元之间不需要隔离。二、各逻辑单元之间不需要隔离。三、三、I2L电路能够在低电压、微电流下工作。电路能够在低电压、微电流下工作。n缺点：缺点：一、抗干扰能力差。一、抗干扰能力差。二、开关速度较慢。二、开关速度较慢。第98页，共115页，编辑于2022年，星期六3.7 Bi-CMOS电路电路n是双极型是双极型-CMOS（Bipolar-CMOS）电路的简称。）电路的简称。图图3.7.1 BiCMOS反相器反相器（a）最简单的电路结构）最简单的电路结构（b）常用的电路结构）常用的电路结构第99页，共115页，编辑于2022年，星期六图图3.7.2 BiCMOS与非门电路与非门电路图图3.7.3 BiCMOS或非门电路或非门电路第100页，共115页，编辑于2022年，星期六3.8 TTL电路与电路与CMOS电路的接口电路的接口图图3.8.1 驱动门与负载门的连接驱动门与负载门的连接必须同时满足下列各式：必须同时满足下列各式：VOH(min)VIH(min)VOL(max)VIL(max)|IOH(max)|nIIH(max)IOL(max)m|IIL(max)|第101页，共115页，编辑于2022年，星期六一、用一、用TTL电路驱动电路驱动CMOS电路电路图图3.8.3 用接入上拉电阻提高用接入上拉电阻提高TTL电路输出的高电平电路输出的高电平第102页，共115页，编辑于2022年，星期六二、用二、用CMOS电路驱动电路驱动TTL电路电路图图3.8.4 通过电流放大器驱动通过电流放大器驱动TTL电路电路第103页，共115页，编辑于2022年，星期六从从XILINX XPower Estimator谈起谈起nFPGA XILINX,（FieldProgrammable Gate Array），），即现场可编程门阵列。即现场可编程门阵列。n目前以硬件描述语言（目前以硬件描述语言（Verilog 或或 VHDL）所完成）所完成的电路设计，可以经过简单的综合与布局，快速的电路设计，可以经过简单的综合与布局，快速的的烧录烧录至至 FPGA 上进行测试，是现代上进行测试，是现代 IC 设计验证的设计验证的技术主流。技术主流。nALTERA-Quartus II,XILINX-ISE第104页，共115页，编辑于2022年，星期六Package芯片封装芯片封装nDIP双列直插式封装双列直插式封装(Dual In line Package），中、），中、小规模芯片封装。小规模芯片封装。100pin以下。以下。nPQFP/PFP组件式封装组件式封装（Plastic Quad Flat Package），大规模到超大规模芯片封装。必须用，大规模到超大规模芯片封装。必须用 SMD（表面安装设备技术）将芯片与主板焊接起来。（表面安装设备技术）将芯片与主板焊接起来。nPGA插针网格阵列封装。插针网格阵列封装。nBGA球栅阵列封装。球栅阵列封装。n封装形式有数十种。封装形式有数十种。第105页，共115页，编辑于2022年，星期六芯片封装图片芯片封装图片DIP双排引脚，塑封直插式双排引脚，塑封直插式TSSOP（塑封贴片状，比（塑封贴片状，比SOP更薄，脚更密）更薄，脚更密）QFP（塑封贴片状，四面脚，脚向外翻）（塑封贴片状，四面脚，脚向外翻）PGA（脚为阵列式针状，脚位全部向下）（脚为阵列式针状，脚位全部向下）BGA （无引脚，脚为锡点式）（无引脚，脚为锡点式）第106页，共115页，编辑于2022年，星期六各种I/O接口标准-LVDSnLVDS-Low-Voltage Differential Signaling 低压差分低压差分信号信号n1994年由年由美国国家半导体公司美国国家半导体公司提出的一种信号传输模式，是一种电平标提出的一种信号传输模式，是一种电平标准，广泛应用于液晶屏接口。它在提供高数据传输率的同时会有很低的功耗，准，广泛应用于液晶屏接口。它在提供高数据传输率的同时会有很低的功耗，另外它还有许多其他的优势：另外它还有许多其他的优势：n1、低电压电源的兼容性、低电压电源的兼容性 n2、低噪声、低噪声 n3、高噪声抑制能力、高噪声抑制能力 n4、可靠的信号传输、可靠的信号传输 n5、能够集成到系统级、能够集成到系统级IC内内 n使用使用LVDS技术的的产品数据速率可以从几百技术的的产品数据速率可以从几百Mbps到到2Gbps。n它是电流驱动的，通过在接收端放置一个负载而得到电压，当电流正向流动，它是电流驱动的，通过在接收端放置一个负载而得到电压，当电流正向流动，接收端输出为接收端输出为1，反之为，反之为0 n他的摆幅为他的摆幅为250mv-450mv第107页，共115页，编辑于2022年，星期六各种I/O接口标准-LVCMOSnLVCMOSnCMOS：Complementary Metal Oxide Semiconductor PMOS+NMOSVcc：5V；VOH=4.45V；VOL=3.5V；VIL=3.2V；VOL=2.0V；VIL=2V；VOL=1.7V；VIL=0.7V。CMOS使用注意：使用注意：CMOS结构内部寄生有可控硅结构，当输入或输入管脚高于结构内部寄生有可控硅结构，当输入或输入管脚高于VCC一定值一定值(比如一些芯片是比如一些芯片是0.7V)时，电流足够大的话，可能引起闩锁效应，导致芯片的烧毁。时，电流足够大的话，可能引起闩锁效应，导致芯片的烧毁。第108页，共115页，编辑于2022年，星期六各种I/O接口标准-LVPECLnECL：Emitter Coupled Logic 发射极耦合逻辑电路发射极耦合逻辑电路(差分结构差分结构)Vcc=0V；Vee：-5.2V；VOH=-0.88V；VOL=-1.72V；VIH=-1.24V；VIL=-1.36V。速度快，驱动能力强，噪声小，很容易达到几百速度快，驱动能力强，噪声小，很容易达到几百M的应用。但是功耗大，需要负电源。的应用。但是功耗大，需要负电源。n为简化电源，出现了为简化电源，出现了PECL(ECL结构，改用正电压供电结构，改用正电压供电)和和LVPECL。PECL：Pseudo/Positive ECL Vcc=5V；VOH=4.12V；VOL=3.28V；VIH=3.78V；VIL=3.64V LVPELC：Low Voltage PECL Vcc=3.3V；VOH=2.42V；VOL=1.58V；VIH=2.06V；VIL=1.94V ECL、PECL、LVPECL使用注意：不同电平不能直接驱动。中间可用交流耦合、电阻使用注意：不同电平不能直接驱动。中间可用交流耦合、电阻网络或专用芯片进行转换。网络或专用芯片进行转换。以上三种均为射随输出结构，必须有电阻拉到一个直流偏置电压。以上三种均为射随输出结构，必须有电阻拉到一个直流偏置电压。(如多用于如多用于时钟的时钟的LVPECL：直流匹配时用：直流匹配时用130欧上拉，同时用欧上拉，同时用82欧下拉；交流匹配时用欧下拉；交流匹配时用82欧欧上拉，同时用上拉，同时用130欧下拉。但两种方式工作后直流电平都在欧下拉。但两种方式工作后直流电平都在1.95V左右。左右。第109页，共115页，编辑于2022年，星期六各种接口电平间转换n交流耦合n直流匹配第110页，共115页，编辑于2022年，星期六复习思考题复习思考题nR3.2.1 为什么在图为什么在图3.2.3中给出了三种不同形式中给出了三种不同形式的二极管等效电路？它们各适用于什么场合？的二极管等效电路？它们各适用于什么场合？nR3.2.2 为什么不宜将多个二极管门电路串联起为什么不宜将多个二极管门电路串联起来使用？来使用？nR3.3.1 在什么条件下才可以将图在什么条件下才可以将图3.3.4中的中的MOS管近似地看作一个理想开关？管近似地看作一个理想开关？nR3.3.2 N沟道增强型沟道增强型MOS管和管和P沟道增强型沟道增强型MOS管在导通状态下管在导通状态下VGS和和VDS的极性有何不的极性有何不同？同？nR3.3.3 什么是开启电压什么是开启电压Vgs(th)？什么是夹断电？什么是夹断电压压Vgs(off)?第111页，共115页，编辑于2022年，星期六复习思考题复习思考题nR3.3.4 若将图若将图3.3.16(a)所示反相器的输入端经所示反相器的输入端经过过100k欧电阻接地，这时输入端电压欧电阻接地，这时输入端电压V1等于多等于多少？少？nR3.3.5 若将图若将图3.3.16(a)所示反相器的输入端悬所示反相器的输入端悬空，这时输入端电压空，这时输入端电压V1是多少？是多少？nR3.3.6 CMOS电路的动态功耗和哪些电路参数电路的动态功耗和哪些电路参数有关？有关？nR3.3.7 你能说明你能说明CMOS电路功耗电容的物理意电路功耗电容的物理意义吗？义吗？第112页，共115页，编辑于2022年，星期六复习思考题复习思考题nR3.3.8 能否将两个互补输出结构的能否将两个互补输出结构的CMOS门电门电路的输出端