微型计算机原理与接口技术第5章.ppt

存储器存储器第五章第五章第五章第五章5.1存储器概述存储器概述 主存储器及其分类主存储器及其分类 n n主存储器（简称主存，又叫内存）是计算机中的重主存储器（简称主存，又叫内存）是计算机中的重要组成部分，要组成部分，CPUCPU工作时所执行的指令及操作数都工作时所执行的指令及操作数都是从主存中取出的，处理后的结果仍然存放到主存是从主存中取出的，处理后的结果仍然存放到主存中去。一个主频高、功能强的中去。一个主频高、功能强的CPUCPU，应当有一个存应当有一个存取速度快、容量大的主存系统相搭配，否则取速度快、容量大的主存系统相搭配，否则CPUCPU的的性能使得不到发挥，甚至受到限制。性能使得不到发挥，甚至受到限制。RAMRAM：（Random Random Access Access MemoryMemory）-随随随随机机机机存存存存取取取取存储器存储器存储器存储器 ROMROM：（Read Only MemoryRead Only Memory）-只读存储器只读存储器只读存储器只读存储器 半半导导体体存存储储器器的的分分类类n随机存取存储器随机存取存储器vv双极性半导体RAMvv动态金属氧化物（MOS)RAMn读写存储器读写存储器vv掩膜式ROMvv可编程ROM(PROM,Programmable ROM)ROM(PROM,Programmable ROM)vv可擦除的PROMPROM（EPROMEPROM，Erasable Erasable Programmable ROMProgrammable ROM）vv电可擦除的PROMPROM（E E2 2PROMPROM，Electrically Electrically Erasable Programmable ROMErasable Programmable ROM）5.2 随机存取存储器RAM一、静态、静态RAMn n静态静态RAMRAM（SRAMSRAM）由由6 6个个MOSMOS管子组成的。管子组成的。n nSRAMSRAM是是用用一一个个触触发发器器电电路路（6 6管管）作作为为一一个个 bitbit的的基基本本存存储储单单元元，每每个个触触发发器器能能置置位位存存储储1 1，或或复复位位存存储储 0 0。1 1KBKB容量的静态容量的静态 RAMRAM，就有就有1024 1024 X 6X 6个三极管。个三极管。n nS SRAMRAM缺点：用管子多、缺点：用管子多、功耗比较大。功耗比较大。n nS SRAMRAM的的主主要要优优点点是是不不需需要要进进行行刷刷新新，因因此此简简化化了了外外部电路。部电路。随随机机存存取取存存储储器器n n静态静态RAMRAM（SRAM)SRAM)vv基本的存储电路vv典型的静态RAMRAM芯片 61166116（2 2KBKB8 8位）、位）、62646264（8 8KBKB8 8位）、位）、6225662256（3232KBKB8 8位）、位）、628128628128（128128KBKB8 8位）位）等。等。存储器组成存储器组成 n n存储器通常由存储矩阵、地址译码、控制逻辑和存储器通常由存储矩阵、地址译码、控制逻辑和三态数据缓冲器组成。三态数据缓冲器组成。n n存储体是整个存储器中存放信息的实体。存储体被划分成许多单元，这些单元称为存储单元，每个存储单元一般是8位，可存放一个字节。为了使CPU能按指定的存储单元进行存取，就必须给每个存储单元编号，这个编号就称为存储单元的地址。地址与存储单元一一对应，每一个地址都规定了一个唯一的存储单元。要访问某一单元（读出或写入），就应该给出这个单元的地址。地址编号从0开始，存储容量为n个单元的存储体地址编号为0（n-l）。地址译码器地址译码器 n n为了从数量众多的存储单元中选取某一个存储单元，首先CPU要把地址信息送到地址总线上，然后地址译码器对地址总线上的信息进行译码，随后在读、写控制信号和芯片选择信号的配合下，对相应的存储单元进行读出和写入操作。控制逻辑和三态数据缓冲器控制逻辑和三态数据缓冲器 n n控制逻辑接受CPU读、写控制信号RD、WR和芯片选择信号CS对存储器实施控制，当CS信号有效时，允许对该存储器芯片进行读、写操作。此时若读信号有效，则被寻址的存储单元的信息通过三态数据缓冲器读到数据总线上；若写信号有效，则数据总线上的信息存入相应的内存单元。当CS信号无效时，则三态数据缓冲器处于高阻状态（开路状态、浮空状态），存储器芯片与数据总线脱开。二、动态二、动态RAM n n动态RAM（DRAM）的基本电路实际上只有一个管子和一个电容，在这样的基本存储电路中，存放的信息是1还是0取决于电容中是否储存有电荷，即电容两端是否有电压。n n由于电容有放电和漏电现象，因此如不采取措施，存储的信息经过一段时间后，就会消失，所以必须另外设计一种电路，每隔一定时间（一般为2ms），使电容上泄放的电荷得到补充，这叫做内存刷新。单管动态RAM基本存储电路动动态态RAM的的刷刷新新 为为保保持持电电容容中中的的电电荷荷不不丢丢失失，必必须须对对动动态态RAM不不断断进进行行读读出出和和再再写写入入随随机机存存取取存存储储器器n n动态RAMRAM（DRAM)DRAM)vv64K位动态RAM存储器 芯片芯片21642164A A的容量为的容量为6464K1K1位，即片内共位，即片内共有有6464K K（6553665536）个地址单元，个地址单元，每个地址单每个地址单元存放一位数据。需要元存放一位数据。需要1616条地址线，地址线条地址线，地址线分为两部分：行地址与列地址。分为两部分：行地址与列地址。芯芯片片的的地地址址引引线线只只要要8 8条条，内内部部设设有有地地址址锁锁存存器器，利利用用多多路路开开关关，由由行行地地址址选选通通信信号号变变低低 （Row Row Address Address StrobeStrobe），把把先先出出现现的的8 8位位地地址址，送送至至行行地地址址锁锁存存器器；由由随随后后出出现现的的列列地地址址选选通通信信号号 （Column Column Address Address StrobeStrobe）把把后后出出现现的的8 8位位地地址址送送至至列列地地址址锁锁存存器器。这这8 8条条地地址址线线也也用用于于刷刷新新（刷刷新新时时地地址计数，实现一行行刷新）。址计数，实现一行行刷新）。随随机机存存取取存存储储器器 6464K K存存储储体体由由4 4个个128128128128的的存存储储矩矩阵阵构构成成。每每个个128128128128的的存存储储矩矩阵阵，有有7 7条条行行地地址址和和7 7条条列列地地址址线线进进行行选选择择。7 7条条行行地地址址经经过过译译码码产产生生128128条条选选择择线线，分分别别选选择择128128行行；7 7条条列列地地址址线线经经过过译码也产生译码也产生128128条选择线，分别选择条选择线，分别选择128128列。列。随随机机存存取取存存储储器器 锁存在行地址锁存器中的7位行地址RA6RA0同时加到4个存储矩阵上，在每个矩阵中都选中一行，则共有512个存储电路被选中，它们存放的信息被选通至512个读出放大器，经过鉴别、锁存和重写。锁存在列地址锁存器中的7位列地址CA6CA0（地址总线上的A14A8），在每个存储矩阵中选中一列，则共有4个存储单元被选中。最后经过1/4 I/O门电路（由RA7与CA7控制）选中一个单元，可以对这个单元进行读写。DRAM内存条内存条的种类的种类SIMMSingle Inline Memory Module单列直插式内存模块72线：32位数据、12位行列公用地址、RAS、CAS等在Pentium微型机中必须成对使用DIMMDual Inline Memory Module双列直插式内存模块168线：64位数据、14位行列公用地址、RAS、CAS等可单数使用三、存储器的工作时序三、存储器的工作时序四、高速缓冲存储器（Cache）实现方式：在CPU和存储器之间放置高速缓冲存储器，组成由高速缓冲存储器和主存构成一个“两级”的存储系统。Cache存储器存储器 n nCache存储器是一种高速缓冲存储器，又称为快存。是为了解决高速CPU与内存之间的矛盾而设立的，Cache存储器是用静态RAM做的，不需刷新，存取速度快，平时存放的是最频繁使用的指令和数据。CPU存取指令和数据时，先访问Cache，如果欲存取的内容已在Cache中（称为命中），CPU直接从Cache中读取这个内容；否则就称为非命中，CPU再到主存（DRAM）中读取并同时将读取信息存入Cache。n n设计Cache存储器的基本依据是程序局部性原理，即计算机一般都是执行存储在邻近地址的指令，在任何时期，程序在一定的时间内，一般访问的是数据集中的一个子集。因此对多数程序来说，在某个时间段内会集中重复地访问存储器的某一特定区域。所以设计一个Cache存储器，使它成为主存与CPU之间的高速缓存很有必要。在这个高速缓存内保存一份主存的“内容拷贝”，该拷贝是最近被CPU所经常使用的。Cachen n一级Cache在芯片内部，离CPU近，数据位宽大，存取速度更快；但由于片内集成SRAM的成本高等原因所限，芯片内部的Cache存储器不可能做得大，二级Cache容量较大，现行机的容量512KB以上。而一级 Cache的容量为 16 KB，并且分为存放指令和数据的两个 Cache，各占8KB。使用两个分离的指令Cache和数据Cache要比只使用一个Cache的效率更好，它可以克服CPU对Cache读取指令和数据时可能产生的冲突。Cache的工作过程的工作过程 n nCacheCache控制器截取控制器截取CPUCPU送出的地址，并判别这个送出的地址，并判别这个地址与地址与CacheCache存储器中保存的地址是否有相同的，存储器中保存的地址是否有相同的，若有，则若有，则命中命中，并从，并从CacheCache存储器中取出该地址存储器中取出该地址对应的数据；否则称为对应的数据；否则称为非命中非命中。为便于。为便于CPUCPU的访的访问，无论是哪种结构的问，无论是哪种结构的CacheCache存储器，其中保存存储器，其中保存的地址和数据，总应与主存的地址、数据一一对的地址和数据，总应与主存的地址、数据一一对应。应。nCache存储器基本上由两部分构成，一部分存放由主存而来的数据，另一部分存放这些数据在主存中的对应地址信息（这部分又叫高速存储器目录）。5.3 5.3 只读存储器只读存储器n n掩模型（掩模型（ROMROM）n n可编程只读存储器可编程只读存储器 PROMPROM（Programmable ROMProgrammable ROM）n n可可 擦擦 除除 可可 编编 程程 只只 读读 存存 储储 器器 EPROMEPROM（Erasable Erasable PROMPROM）只读存储器ROM，是一种非易失性的半导体存储器件。其中所存放的信息可长期保存，掉电也不会丢失，常被用来保存固定的程序和数据。在一般工作状态下，ROM中的信息只能读出，不能写入。对可编程的ROM芯片，可用特殊方法将信息写入，该过程被称为“编程”。对可擦除的ROM芯片，可采用特殊方法将原来信息擦除，以便再次编程。n n可擦除可编程的ROM（EPROM）典型芯片：典型芯片：Intel 27512 Intel 27512 特性：特性：6 64K8的EPROM芯片，28脚双列直插式封装，地址线为16条A15A0，数据线8条O7O0，带有三态输出缓冲，读出时只需单一的5V电源。n n可擦除可编程的ROM（EPROM）内内 部部 结结 构构 2751227512有五种工作方式有五种工作方式 读方式读方式 维持方式维持方式 编程方式编程方式 校验方式校验方式 编程禁止方式编程禁止方式 电可擦除可编程的电可擦除可编程的ROMROM（E E2 2PROMPROM）Atmel 28BV256Atmel 28BV256 应用特性：应用特性：应用特性：应用特性：（1 1 1 1）对对对对硬硬硬硬件件件件电电电电路路路路没没没没有有有有特特特特殊要求，编程简单。殊要求，编程简单。殊要求，编程简单。殊要求，编程简单。（2 2 2 2）采采采采用用用用5 5 5 5V V V V电电电电源源源源擦擦擦擦写写写写的的的的E2PROME2PROME2PROME2PROM，通通通通常常常常不不不不需需需需要要要要设设设设置置置置单单单单独独独独的的的的擦擦擦擦除除除除操操操操作作作作，可可可可在在在在写写写写入入入入过过过过程程程程中中中中自自自自动动动动擦擦擦擦除。除。除。除。（3 3 3 3）E2PROME2PROME2PROME2PROM器器器器件件件件大大大大多多多多是是是是并行总线传输的并行总线传输的并行总线传输的并行总线传输的 n n闪速存储器（Flash Memory）Flash Flash MemoryMemory芯芯片片借借用用了了EPROMEPROM结结构构简简单单，又又吸吸收收了了E2PROME2PROM电电擦擦除除的的特特点点；不不但但具具备备RAMRAM的的高高速速性性，而而且且还还兼兼有有ROMROM的的非非挥挥发发性性。同同时时它它还还具具有有可可以以整整块块芯芯片片电电擦擦除除、耗耗电电低低、集集成成度度高高、体体积积小小、可可靠靠性性高高、无无需需后后备备电电池池支支持持、可可重重新新改改写写、重重复复使使用用性性好好（至至少少可可反反复复使使用用1010万万次次以以上上）等等优优点点。平平均均写写入入速速度度低低于于0.10.1秒秒。使使用用它它不不仅仅能能有有效效解解决决外外部部存存储储器器和和内内存存之之间间速速度度上上存存在在的的瓶瓶颈颈问问题题，而而且且能能保保证证有有极极高的读出速度。高的读出速度。Flash MemoryFlash Memory芯片抗干扰能力很强。芯片抗干扰能力很强。Atmel Atmel 29C25629C2565.4CPU与存储器的连接与存储器的连接 n n在CPU对存储器进行读、写操作时，首先CPU在地址总线上给出地址信号，然后发出相应的读或写的控制信号，最后才能在数据总线上进行信息交换，所以RAM与CPU的连接，主要是地址线、数据线和控制线的连接。CPUCPU总线的负载能力总线的负载能力总线的负载能力总线的负载能力 CPUCPU的时序和存储器的存取速度之间的配合的时序和存储器的存取速度之间的配合的时序和存储器的存取速度之间的配合的时序和存储器的存取速度之间的配合 存储器的地址分配和片选问题存储器的地址分配和片选问题存储器的地址分配和片选问题存储器的地址分配和片选问题 控制信号的连接控制信号的连接控制信号的连接控制信号的连接 v存储器芯片片选端的处理线选法 地址的高位直接作为各个芯片的片选信号，在寻址时只有一位有效来使片选信号有效的方法称为线选法。完全译码法 全部高位地址译码产生片选信号。部分译码法 用部分高位地址进行译码产生片选信号。vv地址译码器74LS138 74LS138有三条控制线G1，只有当G1等于1，等于0，等于0时，三八译码器才能工作，否则译码器输出全为高电平。输出信号Y0Y7是低电平有效的信号，对应于的任何一种组合输入，其个输出端中只有一个是，其他个输出均为。真值表真值表输输入入：自然二进制码：自然二进制码输输出出：低电平有效：低电平有效v存储器容量扩充技术位扩充位扩充 当实际存储芯片每个单元的位数和系当实际存储芯片每个单元的位数和系统需要内存单元字长不等时采用的方法。统需要内存单元字长不等时采用的方法。字扩充字扩充 当存储芯片上每个存储单元的字长已当存储芯片上每个存储单元的字长已满足要求，但存储单元的个数不够，需要满足要求，但存储单元的个数不够，需要增加的是存储单元的数量，就称为字扩展。增加的是存储单元的数量，就称为字扩展。字位扩充字位扩充 需要同时进行位扩充和字扩充才能满需要同时进行位扩充和字扩充才能满足系统存储容量需求的方法称为字位扩充。足系统存储容量需求的方法称为字位扩充。