第13讲边沿触发器及其功能变换精选PPT.ppt

第1页，此课件共36页哦内容：1.边沿触发器 2.主从触发器目的与要求：1.掌握触发器的边沿触发方式和主从触发方式。2.掌握各种逻辑功能的触发器：RS、D、JK、T、T的逻辑功能。3.掌握查手册了解MSI触发器的逻辑功能和性能 的方法。重点与难点：1.正确理解触发器的逻辑功能和触发方式。2.熟练掌握触发器的特性方程。难点：触发方式、特性表、驱动表的正确理解。第2页，此课件共36页哦课堂讨论：D 触发器的特性方程中没有出现Q n，那么它 是时序电路吗？复习（提问）：时序电路的一些基本概念复习：现态、次态、0/1状态、复位端、置位端、低电平有效、RS 触发器的特性表、驱动表、特性方程、状态转 换图。本节中，不详细分析触发器具体电路的工作原理，只简单了解即可。因为集成触发器的学习以应用为主，不强调内部电路。重点：逻辑功能、触发方式。克服空翻边沿触发方式和主从触发方式第3页，此课件共36页哦边沿触发器边沿触发器为何要用边沿触发器？为了克服空翻（同步触发方式存在空翻）。边沿触发器只在时钟脉冲CP上升沿或下降沿时刻接收输入信号，电路状态才发生翻转，从而提高了触发器工作的可靠性和抗干扰能力，它没有空翻现象。边沿触发器主要有维持阻塞D触发器，边沿JK触发器、CMOS边沿触发器等。以下各边沿触发器的具体电路不详细分析其工作原理，只简单了解即可。因为集成触发器的学习以应用为主，不强调内部电路。第4页，此课件共36页哦边沿边沿JK触发器触发器1.电路结构电路结构 工作过程演示第5页，此课件共36页哦TTL边沿JK触发器逻辑图和逻辑符号2.逻辑功能逻辑功能式中：Q n+1为CP下降沿到来后的状态；其余为CP到来前的状态。逻辑符号中表示边沿触发 加小圆圈：表示下降沿有效触发。不加小圆圈：表示上升沿有效触发。第6页，此课件共36页哦3.具有直接置具有直接置0和置和置1端的边沿端的边沿JK触发器触发器 下图为下降沿触发的边沿JK触发器74LS112。置0（）置1（）端均为低电平有效，异步方式（不受CP的影响）。第7页，此课件共36页哦集成边沿集成边沿JK触发器触发器74LS112为CP下降沿触发。CC4027为CP上升沿触发，且其异步输入端RD和SD为高电平有效。注注意意第8页，此课件共36页哦维持阻塞维持阻塞D触发器触发器1.电路结构电路结构逻辑图逻辑符号演示第9页，此课件共36页哦2.逻辑功能与触发方式逻辑功能与触发方式 1）逻辑功能）逻辑功能若输入D=1在CP=0时，保持（因D=1，G6输入全1，输出Q6=0，使Q4=1，Q5=1）当CP由0跃变到1时，触发器置1。在CP=1期间，线阻塞了置0通路，故称其为置0阻塞线。线维持了触发器的1状态，故称其为置1维持线。若输入D=0在CP=0时，保持（因D=0，G6输出Q6=1，这时，G5输入全1，输出Q5=0）当CP由0跃变到1时，触发器置0。在CP=1期间，线维持了触发器的0状态，故称其为置0维持线。线阻塞了置1通路，故称其为置1阻塞线。第10页，此课件共36页哦2）触发方式）触发方式边沿边沿 维持阻塞D触发器是用时钟脉冲上升沿触发的。因此，又称为边沿D触发器。Q n+1=D（CP上升沿到来有效）式中的D信号指CP上升沿到来前的状态。Q n+1为CP上升沿到来后的状态。第11页，此课件共36页哦逻辑符号逻辑符号第12页，此课件共36页哦集成边沿集成边沿D触发器触发器注意注意注意注意：CC4013的异步输入端RD和SD为高电平有效。CP上升沿触发第13页，此课件共36页哦主从触发器主从触发器主从主从RS触发器触发器1、电路结构、电路结构 由两个同步RS触发器串联组成，上面的为从触发器，下面的为主触发器。G9门的作用是将CP反相，使主、从两个触发器分别工作在两个不同的时区内。（1）接收输入信号过程CP=1期间：主触发器控制门G7、G8打开，接收输入信号R、S，有：从触发器控制门G3、G4封锁，其状态保持不变。工作原理工作原理第14页，此课件共36页哦0 01 1（2）输出信号过程CP下降沿到来时，主触发器控制门G7、G8封锁，在CP=1期间接收的内容被存储起来。同时，从触发器控制门G3、G4被打开，主触发器将其接收的内容送入从触发器，输出端随之改变状态。在CP=0期间，由于主触发器保持状态不变，因此受其控制的从触发器的状态也即Q、的值当然不可能改变。CP下降沿到来时有效特性方程特性方程第15页，此课件共36页哦逻辑符号逻辑符号电路特点电路特点主从RS触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP1期间接收输入信号，CP下降沿到来时触发翻转的特点。但其仍然存在着约束问题，即在CP1期间，输入信号R和S不能同时为1。第16页，此课件共36页哦主从触发器主从触发器主从主从JK触发器触发器1.电路结构电路结构代入主从RS触发器的特性方程，即可得到主从JK触发器的特性方程：将主从JK触发器没有约束。第17页，此课件共36页哦特性表、时序图特性表、时序图第18页，此课件共36页哦电路特点电路特点逻辑符号逻辑符号主从JK触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP1期间接收输入信号，CP下降沿到来时触发翻转的特点。输入信号J、K之间没有约束。第19页，此课件共36页哦主从触发器（续）n.触发方式：主从式。触发方式：主从式。主、从两个触发器分别工作在CP两个不同的时区内。总体效果上与边沿触发方式相同。状态更新的时刻只发生在CP信号的上升沿或下降沿。n优点：优点：在CP的每个周期内触发器的状态只可能变化一次，能提高触发器的工作可靠性。主从触发器是在同步RS触发器的基础上发展出来的。各种逻辑功能的触发器都有主从触发方式的触发器，即：主从RS触发器、主从JK触发器、主从D触发器、主从T触发器、主从T触发器。第20页，此课件共36页哦带清零端和预置端的带清零端和预置端的主从主从JK触发器触发器RD=0，直接置001111001SD=0，直接置110001111第21页，此课件共36页哦带清零端和预置端的带清零端和预置端的主从主从JK触发器的逻辑符号触发器的逻辑符号第22页，此课件共36页哦集成主从集成主从JK触发器触发器低电平有效低电平有效CP下降沿触发第23页，此课件共36页哦与输入主从与输入主从JK触发器的逻辑符号触发器的逻辑符号 主从JK触发器功能完善，并且输入信号J、K之间没有约束。但主从JK触发器还存在着一次变化问题，即主从JK触发器中的主触发器，在CP1期间其状态能且只能变化一次，这种变化可以是J、K变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。第24页，此课件共36页哦总结：触发器的两要素总结：触发器的两要素一、逻辑功能一、逻辑功能 1.描述方法：描述方法：逻辑符号、特性表、驱动表、特性方程 1）逻辑符号）逻辑符号 “”：表示边沿触发输入。小圆圈：表示下降沿有效触发。无小圆圈：表示上升沿有效触发。“”：表示主从触发输出。第25页，此课件共36页哦2）特性表）特性表3）驱动表）驱动表第26页，此课件共36页哦4）特性方程）特性方程第27页，此课件共36页哦二、触发方式二、触发方式 1.基本基本RS触发器：触发器：直接电平触发（低电平有效/高电平有效），无CP。2.同步触发同步触发 CP的（高/低）电平期间触发；即在整个有效电平期间接收输入信号（RS/JK/D/T）；在整个电平期间状态相应更新；存在空翻。3.边沿触发边沿触发 只在CP的或边沿触发；即只在CP的或边沿接收输入信号（RS/JK/D/T）；只在CP的或边沿状态更新；无空翻。4.主从触发主从触发 有主、从两个触发器，在CP的高/低电平期间交替工作、封锁。只在CP的高电平期间（或低电平期间）接收输入信号（RS/JK/D/T）；只在CP的或边沿总的输出状态更新。第28页，此课件共36页哦集成触发器中常见的置集成触发器中常见的置0和置和置1端端 ：直接（异步）置0端。：直接（异步）置1端。有非号：低电平有效。无非号：高电平有效。直接（异步）：指不受CP的影响。同步：与CP节拍相同。第29页，此课件共36页哦不同类型触发器之间的转换不同类型触发器之间的转换转换方法：转换方法：次态方程联立法（一般适用于功能较强的FF功能较弱的FF）功能表与激励表联立法（前法不能奏效时采用）转换逻辑原触发器Q新触发器输入信号第30页，此课件共36页哦T触发器和触发器和T触发器触发器T触发器：具有保持和翻转功能的触发器。T=1时：每输入一个时钟脉冲CP，触发器的状态翻转一次；T=0时：输入时钟脉冲CP时，触发器的状态保持不变。T触发器的作用：计数。T触发器：只具有翻转功能的触发器。T触发器是T触发器在T=1时的特例。第31页，此课件共36页哦功能较强的FF功能较弱的FF1.JK触发器T触发器 令JK触发器的J=K=T，可得T触发器的特性方程为：（CP脉冲下降沿到来有效）第32页，此课件共36页哦2.JK触发器T触发器 令JK触发器的J=K=1，可得T触发器的特性方程为：（CP脉冲下降沿到来有效）第33页，此课件共36页哦3.D触发器T触发器（CP脉冲上升沿到来有效）令 D=TQ n4.D触发器T触发器（CP脉冲上升沿到来有效）令第34页，此课件共36页哦用次态方程联立法确定T=f(J,K,Q)有困难，改用功能表与激励表联立法功能较弱的FF功能较强的FFnTFFJKFF解：第35页，此课件共36页哦第36页，此课件共36页哦