第4章恒流源电路精选文档.ppt

第4章恒流源电路本讲稿第一页，共三十八页基本电流镜结构基本电流镜结构 o电流复制的基本原理：电流复制的基本原理：n工作在饱和区的两个相同工作在饱和区的两个相同MOS器件（相同的工艺器件（相同的工艺参数）参数）n具有相同栅源电压；具有相同栅源电压；n其漏极电流完全相等其漏极电流完全相等o实际电路中由于存在沟道调制效应时，漏源实际电路中由于存在沟道调制效应时，漏源电压电压VDS若不相等，则其电流不相等。若不相等，则其电流不相等。本讲稿第二页，共三十八页基本电流镜结构基本电流镜结构o在考虑沟道调制效应时有：在考虑沟道调制效应时有：o从上式可以看出：从上式可以看出：n若已有若已有IR，只要改变，只要改变M1与与M2的宽长比，就可设计出的宽长比，就可设计出Io，该结，该结构即为比例电流镜，构即为比例电流镜，n这种技术有着广泛的应用，如这种技术有着广泛的应用，如:放大器的负载。放大器的负载。o但是由于存在沟道调制效应，且但是由于存在沟道调制效应，且VDS2是一变量，因此是一变量，因此Io实实际上不是一个恒流源。际上不是一个恒流源。本讲稿第三页，共三十八页基本电流镜结构基本电流镜结构o改善改善Io的恒流特性以实现真正意义上的电流源，的恒流特性以实现真正意义上的电流源，原则上有两种方法：原则上有两种方法：n减小以至消除减小以至消除M2的沟道调制效应，即通过增大的沟道调制效应，即通过增大M2的沟道长度，以减小的沟道长度，以减小，增大输出阻抗，从而改善恒，增大输出阻抗，从而改善恒流特性。流特性。n设定设定VDS2VDS1，则，则Io与与IR只与只与M1、M2的宽长的宽长比相关，从而得到具有很好的恒流特性的电流源。比相关，从而得到具有很好的恒流特性的电流源。本讲稿第四页，共三十八页基本电流镜结构基本电流镜结构o因为沟道调制效应在小特征尺寸的因为沟道调制效应在小特征尺寸的CMOS工工艺中是不能消除的，因此通常是采用第二种艺中是不能消除的，因此通常是采用第二种方法来改善电流源的恒流特性，由此而设计方法来改善电流源的恒流特性，由此而设计出了多种恒流源电路结构。出了多种恒流源电路结构。o另外，有时还由于存在不同的体效应，使各另外，有时还由于存在不同的体效应，使各自的阈值电压自的阈值电压Vth不相等，因而其电流也会不相等，因而其电流也会产生偏差，这也可以通过电路的合理设计以产生偏差，这也可以通过电路的合理设计以消除它对电流镜的影响。消除它对电流镜的影响。本讲稿第五页，共三十八页威尔逊电流源威尔逊电流源本讲稿第六页，共三十八页威尔逊电流源威尔逊电流源 o该电流源的基本原理：该电流源的基本原理：n利用负反馈提高电流源的输出阻抗以使电流源利用负反馈提高电流源的输出阻抗以使电流源具有良好的恒流特性。具有良好的恒流特性。本讲稿第七页，共三十八页威尔逊电流源威尔逊电流源o上图中，由于上图中，由于VDS1=VGS3+VGS2，而，而VGS1=VGS2，所以：，所以：VDS1VGS1，因此，因此M1一定工作在饱和区，所以根据饱和一定工作在饱和区，所以根据饱和萨氏方程可得：萨氏方程可得：o由于由于VDS2VGS2，VDS1=VGS2VGS3，即，即VDS1VDS2，所以在这种电流源中，所以在这种电流源中，Io/IR的值不仅与的值不仅与M1、M2的几的几何尺寸相关，还取决于何尺寸相关，还取决于VGS2与与VGS3的值。的值。本讲稿第八页，共三十八页威尔逊电流源威尔逊电流源o根据交流小信号等效电路，可求出电路的输出阻抗。忽根据交流小信号等效电路，可求出电路的输出阻抗。忽略略M3的衬偏效应，则有：的衬偏效应，则有：即有：即有：o假定假定gm1=gm2=gm3，且，且gm1rds11，则上式可简，则上式可简化为：化为：本讲稿第九页，共三十八页威尔逊电流源威尔逊电流源o与基本电流镜结构相比，威尔逊电流源具有与基本电流镜结构相比，威尔逊电流源具有更大的输出阻抗，所以其恒流特性得到了很更大的输出阻抗，所以其恒流特性得到了很大的提高，且只采用了三个大的提高，且只采用了三个MOS管，结构管，结构简单，并可应用在亚阈值区。简单，并可应用在亚阈值区。o但是在前一图中但是在前一图中M3与与M2的的漏源电压仍不相同，因此提漏源电压仍不相同，因此提出了一种改进型的威尔逊电出了一种改进型的威尔逊电 流源，如右图所示。流源，如右图所示。本讲稿第十页，共三十八页改进型威尔逊电流源改进型威尔逊电流源o上图中引入了二极管连接的上图中引入了二极管连接的MOS管管M4。o根据饱和萨氏方程以及前一表达式中的根据饱和萨氏方程以及前一表达式中的Io/IR的的关系，且有：关系，且有：VDS1VGS2VGS3VGS4。设定设定VGS3VGS4，则有，则有VDS1VGS2=VDS2，则有：，则有：本讲稿第十一页，共三十八页改进型威尔逊电流源改进型威尔逊电流源o上式表明：该结构很好消除了沟道调制效应，是上式表明：该结构很好消除了沟道调制效应，是一精确的比例电流源。一精确的比例电流源。o该结构只需四个该结构只需四个MOS管，因此应用较广，且可管，因此应用较广，且可用于亚阈值区域作为精确的电流镜使用。用于亚阈值区域作为精确的电流镜使用。o以上结论成立的前提是以上结论成立的前提是VGS4=VGS3，根据饱和萨氏方，根据饱和萨氏方程可以得到其条件为：程可以得到其条件为：本讲稿第十二页，共三十八页共源共栅电流源共源共栅电流源本讲稿第十三页，共三十八页共源共栅电流源共源共栅电流源高输出阻抗恒流源高输出阻抗恒流源 o共源共栅电流源是采用共源共栅结构来促使共源共栅电流源是采用共源共栅结构来促使VDS2VDS1，从而改善恒流特性的一种行，从而改善恒流特性的一种行之有效的电路结构，其电路结构如图所示。之有效的电路结构，其电路结构如图所示。本讲稿第十四页，共三十八页共源共栅电流源共源共栅电流源高输出阻抗恒流源高输出阻抗恒流源o要使上图为恒流源的条件为要使上图为恒流源的条件为VA=VB，即有：，即有：n适当选择适当选择M3与与M4的尺寸，实现的尺寸，实现VGS3VGS4；n而由图可以看出：而由图可以看出：VGS4+VA=VGS3+VB；n因此，若因此，若(W/L)3/(W/L)4=(W/L)2/(W/L)1，且，且VGS3=VGS4时时可得到可得到VA=VB。o即使即使M4与与M3存在衬偏效应这个结果也成立。存在衬偏效应这个结果也成立。o该结构的输出阻抗为：该结构的输出阻抗为：n由上式可以发现，其输出阻抗很大，大约为基本结构输由上式可以发现，其输出阻抗很大，大约为基本结构输出阻抗的出阻抗的gm4rds4倍。倍。本讲稿第十五页，共三十八页共源共栅电流源共源共栅电流源高输出阻抗恒流源高输出阻抗恒流源o共源共栅结构的共源共栅结构的主要缺点是损失了电压余度主要缺点是损失了电压余度。一般可。一般可采用采用(W/L)3(W/L)1，(W/L)4(W/L)2进行补偿。进行补偿。o为了保证为了保证VDS2VDS1=VGS1成立，根据萨氏方程，可得到成立，根据萨氏方程，可得到M1、M2、M3、M4的几何尺寸必须满足：的几何尺寸必须满足：(W/L)3/(W/L)4=(W/L)2/(W/L)1，一般取，一般取L1L2L3L4，则，则VGS3VGS4，VGS2VGS1。o总之，该结构的电流仍与基本结构的相同，即仍取决于底总之，该结构的电流仍与基本结构的相同，即仍取决于底层的电流镜（层的电流镜（M1与与M2）。）。本讲稿第十六页，共三十八页低压共源共栅电流源低压共源共栅电流源本讲稿第十七页，共三十八页低压共源共栅结构低压共源共栅结构常数常数Vb的偏置的偏置 o由共源共栅结构演变而来：是一个输出与输由共源共栅结构演变而来：是一个输出与输入短路的共源共栅结构，如图所示。入短路的共源共栅结构，如图所示。本讲稿第十八页，共三十八页低压共源共栅结构低压共源共栅结构常数常数Vb的偏置的偏置o由图可以看出，三极管由图可以看出，三极管M3及及M1处于饱和区的条件分别处于饱和区的条件分别为：为：o即：即：o上式成立的条件是：上式成立的条件是：o即：或即：或VVth1。本讲稿第十九页，共三十八页低压共源共栅结构低压共源共栅结构常数常数Vb的偏置的偏置o在实际电路中只需适当选取在实际电路中只需适当选取M3的尺寸以使它的过的尺寸以使它的过驱驱动电压动电压V保持小于保持小于M1的阈值电压的阈值电压即可得到即可得到Vb的值的值以满足以满足M1与与M3工作于饱和区。工作于饱和区。o选取选取VbVGS3(VGS1Vth1)Vth2V，则输，则输出的最小电压值为出的最小电压值为2V，可以发现采用这种结构增，可以发现采用这种结构增大了输出电压的摆幅。并且大了输出电压的摆幅。并且M1与与M2的漏源电压相的漏源电压相等，因此由饱和萨氏方程可知，输出电流能精确等，因此由饱和萨氏方程可知，输出电流能精确复制基准电流。复制基准电流。本讲稿第二十页，共三十八页低压共源共栅结构低压共源共栅结构常数常数Vb的偏置的偏置o为了使消耗的电压余度最小，为了使消耗的电压余度最小，且保证三极管且保证三极管M1处于饱和区，处于饱和区，因此可选取因此可选取VA=VGS1Vth1，而，而Vb电位的选择必须使电位的选择必须使M3导通，因此导通，因此Vb必须等于必须等于(或略或略高于高于)VGS2(VGS1Vth1)，这样可以采用如右图所示的这样可以采用如右图所示的电路来提供电路来提供Vb。本讲稿第二十一页，共三十八页低压共源共栅结构低压共源共栅结构常数常数Vb的偏置的偏置o在上图中，在上图中，MOS管宽长比的选择：管宽长比的选择：nM5与与M1完全相同，完全相同，(W/L)5(W/L)1，以满足，以满足VGS5VGS1；n(W/L)6(W/L)3以满足以满足VGS6VGS3；n(W/L)7取较大的值，以满足取较大的值，以满足VGS7约等于约等于Vth7而大而大于于Vth1；n选择选择M6的尺寸时要求满足的尺寸时要求满足VGS6VGS7VGS3Vth1。本讲稿第二十二页，共三十八页高输出阻抗高输出阻抗高输出摆幅恒流源高输出摆幅恒流源本讲稿第二十三页，共三十八页高输出阻抗、高输出摆幅的恒流源高输出阻抗、高输出摆幅的恒流源 o源于共源共栅电流源源于共源共栅电流源o采用了源极跟随器电采用了源极跟随器电平移位电路，如图平移位电路，如图所示，图中所示，图中M2与与M4构成一电平移位电路，构成一电平移位电路，且其值为阈值电压且其值为阈值电压Vth。本讲稿第二十四页，共三十八页高输出阻抗、高输出摆幅的恒流源高输出阻抗、高输出摆幅的恒流源o由图可以看出：由图可以看出：nM1的栅极与源极电位为的栅极与源极电位为VthV；nM3管的栅极电位为管的栅极电位为VDS1+Vth+2V2Vth+3V；nM4的移位电平电压为的移位电平电压为Vth；n所以所以M2管的漏极电位为管的漏极电位为Vth2V；n因此因此M5的漏源电压的漏源电压VDSVVGSVth；n则输出电压的最小值为：则输出电压的最小值为：2V。o因此此结构的电流镜具有高输出摆幅的特性。因此此结构的电流镜具有高输出摆幅的特性。o且为级联结构，因此还具有高的输出阻抗。且为级联结构，因此还具有高的输出阻抗。本讲稿第二十五页，共三十八页高输出阻抗、高输出摆幅的恒流源高输出阻抗、高输出摆幅的恒流源o所有的所有的MOS管的漏电流为管的漏电流为Io（IRIo），为了实现上述要，为了实现上述要求的求的M3管的栅极电位：管的栅极电位：2Vth+3V，而其上的电流仍为，而其上的电流仍为IR，则必须有合理的几何尺寸，假设除，则必须有合理的几何尺寸，假设除M3外，其它外，其它MOS管的宽长比均相同，则根据饱和萨氏方程有：管的宽长比均相同，则根据饱和萨氏方程有：o而而VGS3Vth=Vth+2VVth=2V，可得到：，可得到：o即即M3的宽长比应取为其他的宽长比应取为其他MOS管的宽长比的管的宽长比的1/4。本讲稿第二十六页，共三十八页电源抑制电流源电源抑制电流源本讲稿第二十七页，共三十八页电源抑制电流源电源抑制电流源-CMOS峰值电流源峰值电流源 o所谓峰值电流源是指输出电流是一个最大值，通过以下所谓峰值电流源是指输出电流是一个最大值，通过以下分析可发现这种分析可发现这种 电流源的最大电流与电源电流源的最大电流与电源 电压无关，即具有很好的电压无关，即具有很好的 电源抑制能力。该电流源电源抑制能力。该电流源 既可工作在亚阈值状态，既可工作在亚阈值状态，也可工作在饱和状态。也可工作在饱和状态。本讲稿第二十八页，共三十八页电源抑制电流源电源抑制电流源-CMOS峰值电流源峰值电流源1 亚阈值状态亚阈值状态o亚阈值电流源是利用亚阈值电流源是利用MOS管工作在亚阈值区管工作在亚阈值区的特性得到的。其具体电路结构如图所示。的特性得到的。其具体电路结构如图所示。o上图中三极管上图中三极管M1与与M3 工作于亚阈值区，且有：工作于亚阈值区，且有：ID01ID03，VDSVth，VGS1IDS1RVGS3 本讲稿第二十九页，共三十八页电源抑制电流源电源抑制电流源-CMOS峰值电流源峰值电流源o式中式中ID0IS0/（W/L），故有：），故有：o对上式两边对对上式两边对IDS1求导，则其一阶导数为求导，则其一阶导数为0时的值为时的值为Io的极值，并可证明共两阶导数小于的极值，并可证明共两阶导数小于0，因此，因此Io存在最存在最大值。大值。本讲稿第三十页，共三十八页电源抑制电流源电源抑制电流源-CMOS峰值电流源峰值电流源o因此可求出当因此可求出当IDS1nVT/R时时Io为最大，且有：为最大，且有：o由上式可看出由上式可看出Io的峰值电流与的峰值电流与VT成正比，即在选择成正比，即在选择IRIDS1=nVT/R时，输出电流可通过时，输出电流可通过R、M3与与M1的宽长比之比决定，而与电源电压几乎无关，因此该电的宽长比之比决定，而与电源电压几乎无关，因此该电流源又称为电源抑制电流源。流源又称为电源抑制电流源。本讲稿第三十一页，共三十八页电源抑制电流源电源抑制电流源-CMOS峰值电流源峰值电流源o电路中的电阻电路中的电阻R可由扩散电阻实现。而且可由扩散电阻实现。而且当当IR稍偏离稍偏离nVT/R时，输出电流值时，输出电流值Io几乎不几乎不变。变。o该电路有一个主要缺点就是电阻该电路有一个主要缺点就是电阻R随工艺及随工艺及温度变化较明显，因此必须考虑温度及工艺对温度变化较明显，因此必须考虑温度及工艺对输出电流输出电流Io的影响。的影响。本讲稿第三十二页，共三十八页电源抑制电流源电源抑制电流源-CMOS峰值电流源峰值电流源2饱和工作状态：饱和工作状态：o假设假设M1与与M3工作于饱和区，则根据饱和萨氏方程可工作于饱和区，则根据饱和萨氏方程可求出：求出：o由以上两式可得到：由以上两式可得到：本讲稿第三十三页，共三十八页电源抑制电流源电源抑制电流源-CMOS峰值电流源峰值电流源o同理，上式两边对同理，上式两边对IDS1求导，就可求得在求导，就可求得在IDS1（VGS3Vth）/R时，时，Io的值为最大，且其最大值为：的值为最大，且其最大值为：o因此，当因此，当IR取为取为（VGS3Vth）/R时，其输出电流由时，其输出电流由M1与与M3的宽长比之比、电阻的宽长比之比、电阻R及及M3的过驱动电压的过驱动电压决定，而与电源电压无关。决定，而与电源电压无关。本讲稿第三十四页，共三十八页电源抑制电流源电源抑制电流源-CMOS峰值电流源峰值电流源o该电流源具有很高的电源抑制比。且当该电流源具有很高的电源抑制比。且当IR稍稍偏离偏离nVT/R时，输出电流值时，输出电流值Io仍可几乎保持不仍可几乎保持不变。变。o同理，该电路的一个主要缺点就是电阻同理，该电路的一个主要缺点就是电阻R随随工艺及温度变化较明显，因此必须考虑温度工艺及温度变化较明显，因此必须考虑温度及工艺对输出电流及工艺对输出电流Io的影响。的影响。本讲稿第三十五页，共三十八页电源抑制电流源电源抑制电流源-恒定跨导电流源恒定跨导电流源o所有的所有的MOS管都工作在饱和区，并且假设管都工作在饱和区，并且假设M3的宽的宽长比为长比为M1的的K倍倍。o根据根据KCL定理有：定理有：o且有：且有：o根据饱和萨氏方程，则有：根据饱和萨氏方程，则有：本讲稿第三十六页，共三十八页电源抑制电流源电源抑制电流源-恒定跨导电流源恒定跨导电流源o求解上式可得：求解上式可得：o如果如果Vth很小，则上式可简化成：很小，则上式可简化成：o而根据有关跨导的定义，可求得其负载管的而根据有关跨导的定义，可求得其负载管的跨导为：跨导为：本讲稿第三十七页，共三十八页电源抑制电流源电源抑制电流源-恒定跨导电流源恒定跨导电流源o由上式可以看出输出电流与电源电压几乎无关，是一高电源抑由上式可以看出输出电流与电源电压几乎无关，是一高电源抑制的电流源。制的电流源。o并且可以看出该电路的负载管的跨导为一常数，因此又称并且可以看出该电路的负载管的跨导为一常数，因此又称为恒定跨导为恒定跨导gm的电流源。的电流源。o当然该电路的缺点是电阻当然该电路的缺点是电阻R的温度系数与工艺偏差会影响的温度系数与工艺偏差会影响gml，为了减小电阻，为了减小电阻R的影响，对该电流源可进一步改进成：的影响，对该电流源可进一步改进成：n把电阻把电阻R接到接到M4的源极以避免体效应。的源极以避免体效应。n电阻电阻R可用开关电容电阻实现，可以得到较高的精度和调谐能力，但这可用开关电容电阻实现，可以得到较高的精度和调谐能力，但这需要另加时钟与电容。需要另加时钟与电容。本讲稿第三十八页，共三十八页