数字电子技术组合逻辑电路幻灯片.ppt

数字电子技术组合逻辑电路第1页，共128页，编辑于2022年，星期六2023/4/11第第4 4章章 组合逻辑电路组合逻辑电路数字电路分类：组合逻辑电路和时序逻辑电路。数字电路分类：组合逻辑电路和时序逻辑电路。组合逻辑电路组合逻辑电路:任意时刻的输出仅仅取决于当时的输任意时刻的输出仅仅取决于当时的输入信号，而与电路原来的状态无关。入信号，而与电路原来的状态无关。本章内容提要本章内容提要小规模集成电路小规模集成电路(SSI)构成构成组合逻辑电路的一般组合逻辑电路的一般分析方法和设计方法。分析方法和设计方法。常用组合逻辑电路的基本工作原理及常用中规模常用组合逻辑电路的基本工作原理及常用中规模集成（集成（MSI）组合逻辑电路的逻辑功能、使用方法和应）组合逻辑电路的逻辑功能、使用方法和应用举例。用举例。第2页，共128页，编辑于2022年，星期六2023/4/1124.1.1 组合逻辑电路的分析方法组合逻辑电路的分析方法1.1.分析的主要步骤如下：分析的主要步骤如下：(1)(1)由逻辑图写表达式；由逻辑图写表达式；(2)(2)化简表达式；化简表达式；(3)(3)列真值表；列真值表；(4)(4)描述逻辑功能。描述逻辑功能。4.1 4.1 门级组合逻辑电路的分析和设计门级组合逻辑电路的分析和设计方法方法 小规模集成电路是指每片在十个门以下的集成芯片。小规模集成电路是指每片在十个门以下的集成芯片。所谓组合逻辑电路的分析，就是根据给定的逻辑电所谓组合逻辑电路的分析，就是根据给定的逻辑电路图，求出电路的逻辑功能。路图，求出电路的逻辑功能。第3页，共128页，编辑于2022年，星期六2023/4/1132.2.2.2.举例说明组合逻辑电路的分析方法举例说明组合逻辑电路的分析方法举例说明组合逻辑电路的分析方法举例说明组合逻辑电路的分析方法 例例4-1 4-1 试分析图试分析图3-13-1所示电路的逻辑所示电路的逻辑功能。功能。解：第一步：由解：第一步：由逻辑图可以写输出逻辑图可以写输出F的逻辑表达式为：的逻辑表达式为：图3-1 例3-1逻辑电路图第4页，共128页，编辑于2022年，星期六2023/4/114第二步：可变换为第二步：可变换为 F=AB+AC+BC 第三步：列出真值表如表第三步：列出真值表如表4-14-1所示。所示。F表4-1 例3-1真值表 第四步：确定电路的逻辑第四步：确定电路的逻辑功能。功能。由真值表可知，三个变量由真值表可知，三个变量输入输入，只有两个及，只有两个及两个以上变量取值为两个以上变量取值为1 1时，输出时，输出才为才为1 1。可见电路可实现。可见电路可实现多数表多数表决决逻辑功能逻辑功能。第5页，共128页，编辑于2022年，星期六2023/4/115例例例例4-2 4-2 4-2 4-2 分析图分析图分析图分析图4-24-24-24-2（a a a a）所示电路的逻辑功能。）所示电路的逻辑功能。）所示电路的逻辑功能。）所示电路的逻辑功能。图图4-2 4-2 例例4-24-2逻辑电路图逻辑电路图仿真仿真 第6页，共128页，编辑于2022年，星期六2023/4/116 解：为了方便写表达式，在图中标注中间变量，解：为了方便写表达式，在图中标注中间变量，解：为了方便写表达式，在图中标注中间变量，解：为了方便写表达式，在图中标注中间变量，比如比如比如比如F F1 1、F F2 2和和和和F F3 3。S第7页，共128页，编辑于2022年，星期六2023/4/117表4-2 例4-2真值表该电路实现两个一位二该电路实现两个一位二进制数相加的功能。进制数相加的功能。S S是它是它们的和，们的和，C C是向高位的进位。是向高位的进位。由于这一加法器电路没有考由于这一加法器电路没有考虑低位的进位，所以称该电虑低位的进位，所以称该电路为半加器。根据路为半加器。根据S S和和C C的表的表达式，将原电路图改画成达式，将原电路图改画成图图3-23-2（b b）所示的逻辑图。）所示的逻辑图。图4-2（b）逻辑图第8页，共128页，编辑于2022年，星期六2023/4/1184.1.2 组合逻辑电路的设计方法组合逻辑电路的设计方法.组合逻辑电路的设计步骤：组合逻辑电路的设计步骤：(1)(1)分析设计要求，设置输入输出变量并逻辑赋值；分析设计要求，设置输入输出变量并逻辑赋值；(2)(2)列真值表；列真值表；(3)(3)写出逻辑表达式，并化简；写出逻辑表达式，并化简；(4)(4)画逻辑电路图。画逻辑电路图。与与分分析析过过程程相相反反，组组合合逻逻辑辑电电路路的的设设计计是是根根据据给给定定的的实实际逻辑问题，求出实现其逻辑功能的最简单的逻辑电路。际逻辑问题，求出实现其逻辑功能的最简单的逻辑电路。第9页，共128页，编辑于2022年，星期六2023/4/1192.2.组合逻辑电路设计方法举例。组合逻辑电路设计方法举例。例例4-3 4-3 一火灾报警系统，设有一火灾报警系统，设有烟感、温感和紫外烟感、温感和紫外光感光感三种类型的火灾探测器。为了防止误报警，只有当三种类型的火灾探测器。为了防止误报警，只有当其中有两种或两种以上类型的探测器发出火灾检测信号其中有两种或两种以上类型的探测器发出火灾检测信号时，报警系统时，报警系统产生报警控制信号。产生报警控制信号。设计一个产生报警控制设计一个产生报警控制信号的电路。信号的电路。解：解：(1)(1)分析设计要求，设输入输出变量并逻辑赋值；分析设计要求，设输入输出变量并逻辑赋值；输入变量：烟感输入变量：烟感A A 、温感、温感B B，紫外线光感，紫外线光感C C；输出变量：报警控制信号输出变量：报警控制信号Y Y。逻辑赋值：用逻辑赋值：用1 1表示肯定，用表示肯定，用0 0表示否定。表示否定。第10页，共128页，编辑于2022年，星期六2023/4/1110(2)(2)列真值表；列真值表；把逻辑关系转换成数字表示形式把逻辑关系转换成数字表示形式；表3-2 例3-3真值表 (3)(3)由真值表写逻辑表达式，并化由真值表写逻辑表达式，并化简；简；化简得最简式：第11页，共128页，编辑于2022年，星期六2023/4/1111图4-3 例4-3的逻辑电路图 (4)(4)画逻辑电路图：画逻辑电路图：用与非门实现，其逻辑图与例用与非门实现，其逻辑图与例3-13-1相同。相同。如果作以下变换：如果作以下变换：用一个与或非门加一个非门就可以实现，用一个与或非门加一个非门就可以实现，其逻辑电路图如图其逻辑电路图如图4-34-3所示。所示。第12页，共128页，编辑于2022年，星期六2023/4/1112例例 4-4 有三个班学生上自习，大教室能容纳两个班学生，有三个班学生上自习，大教室能容纳两个班学生，小教室能容纳一个班学生。设计两个教室是否开灯的逻辑小教室能容纳一个班学生。设计两个教室是否开灯的逻辑控制电路，要求如下：控制电路，要求如下：(1)一个班学生上自习，一个班学生上自习，开小教室的灯。开小教室的灯。(2)两个班上自习，两个班上自习，开大教室的灯。开大教室的灯。(3)三个班上自习，三个班上自习，两教室均开灯。两教室均开灯。解解 （）（）确定输入、确定输入、输出变量的个数输出变量的个数:根据电路要求，设根据电路要求，设输入变量、分别表示三个班学生是否上自习输入变量、分别表示三个班学生是否上自习,1表表示上自习示上自习,表示不上自习；表示不上自习；输出变量、输出变量、分别表示大分别表示大教室、小教室的灯是否亮教室、小教室的灯是否亮,表示亮表示亮,表示灭。表示灭。第13页，共128页，编辑于2022年，星期六2023/4/1113（）（）列真值表：列真值表：如表如表3-4所示。所示。表表表表 4-4 4-4 例例例例 4-3 4-3 的真值表的真值表的真值表的真值表 A B C Y G 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 0 1 1 0 0 1 1 0 1 0 1 1第14页，共128页，编辑于2022年，星期六2023/4/1114()画逻辑图画逻辑图:逻辑电路图如图逻辑电路图如图4.5(a)所示。若要求用所示。若要求用T与非门，实现该设计电路的设计步骤如下：与非门，实现该设计电路的设计步骤如下：首先首先,将化简后的与或逻辑表达式转换为与非形式；将化简后的与或逻辑表达式转换为与非形式；然后再画出如图然后再画出如图4.5(b)所示的逻辑图；所示的逻辑图；最后，最后，画出用与画出用与非门实现的组合逻辑电路。非门实现的组合逻辑电路。（）（）化简化简:利用卡诺图化简利用卡诺图化简,如图如图3.4所示可得所示可得:第15页，共128页，编辑于2022年，星期六2023/4/1115图图图图 4-4 4-4 例例例例 4-3 4-3 的卡诺图的卡诺图的卡诺图的卡诺图第16页，共128页，编辑于2022年，星期六2023/4/1116图图图图 4-5 4-5 例例例例 4-3 4-3 的逻辑图的逻辑图的逻辑图的逻辑图(a)(a)直接实现；直接实现；直接实现；直接实现；(b)(b)用与非门实现用与非门实现用与非门实现用与非门实现第17页，共128页，编辑于2022年，星期六2023/4/1117练习：练习：1、设计一个、设计一个A、B、C三人表决电路。当表决某个提案时，三人表决电路。当表决某个提案时，多数人同意，提案通过。用与非门实现。多数人同意，提案通过。用与非门实现。第18页，共128页，编辑于2022年，星期六2023/4/1118作业题作业题P84P841 1、4.14.12 2、4.24.23 3、4.34.34 4、4.44.4第19页，共128页，编辑于2022年，星期六2023/4/11194.2.1 编码器编码器 4.2 4.2 常用中规模集成组合逻辑器常用中规模集成组合逻辑器件及其应用件及其应用第20页，共128页，编辑于2022年，星期六2023/4/1120人们为解决实践上遇到的各种逻辑问题，设计了许多人们为解决实践上遇到的各种逻辑问题，设计了许多逻辑电路。然而，我们发现，其中有些逻辑电路经常、大逻辑电路。然而，我们发现，其中有些逻辑电路经常、大量出现在各种数字系统当中。为了方便使用，各厂家已经量出现在各种数字系统当中。为了方便使用，各厂家已经把这些逻辑电路制造成把这些逻辑电路制造成中规模集成的组合逻辑电路产品中规模集成的组合逻辑电路产品。比较常用的有比较常用的有编码器编码器、译码器译码器、数据选择器数据选择器、加法加法器器和和数值比较器数值比较器等等。下面分别进行介绍。等等。下面分别进行介绍。第21页，共128页，编辑于2022年，星期六2023/4/1121生活中常用十进制数及文字、符号等表示事物。4.2.1 4.2.1 编码器编码器数字电路只能以二进制信号工作。用用二二进进制制代代码码表表示示文文字字、符符号号或或者者数数码码等等特特定定对对象象的过程，称为的过程，称为编码编码。实现编码的逻辑电路，称为实现编码的逻辑电路，称为编码编码器。编码器译码器第22页，共128页，编辑于2022年，星期六2023/4/1122对对M个信号编码时，应如何确定位数个信号编码时，应如何确定位数N？N位二进制代码可以表示多少个信号？位二进制代码可以表示多少个信号？例：对例：对101键盘编码时，采用几位二进制代码？键盘编码时，采用几位二进制代码？编编码码原原则则：N位位二二进进制制代代码码可可以以表表示示2N个个信信号号，则则对对M个信号编码时，应由个信号编码时，应由2N M来确定位数来确定位数N。例例：对对101键键盘盘编编码码时时，采采用用了了7位位二二进进制制代代码码ASC码码。27128101。目目前前经经常常使使用用的的编编码码器器有有普普通通编编码码器器和和优优先先编编码码器器两种。两种。第23页，共128页，编辑于2022年，星期六2023/4/11234.2.1.1 普通编码器普通编码器 定义定义：任何时刻只允许输入一个有效编码请求：任何时刻只允许输入一个有效编码请求信号，否则输出将发生混乱。信号，否则输出将发生混乱。举例举例：以一个三位二进制普通编码器为例，说明普：以一个三位二进制普通编码器为例，说明普通编码器的工作原理。通编码器的工作原理。图4-4 普通编码器的方框图输入：八个信号（对象）输入：八个信号（对象）I0I7 （二值量）（二值量）八个病房呼叫请求输出：三位二进制代码输出：三位二进制代码Y2Y1Y0称八线称八线三线编码器三线编码器对病房编码第24页，共128页，编辑于2022年，星期六2023/4/1124 I0 I1 I2 I3 I4 I5 I6 I7Y2Y1Y0表4-5 编码器输入输出的对应关系设输入信号为设输入信号为1 1表示对该输入进行编码。表示对该输入进行编码。任何时刻只允许输入一个编码请求表达式、电路图？其它输入取值组合不允许出现，为无关项。第25页，共128页，编辑于2022年，星期六2023/4/11254.2.1.2 优先编码器优先编码器 在优先编码器中，允许同时输入两个以上的有效编码在优先编码器中，允许同时输入两个以上的有效编码请求信号。请求信号。当几个输入信号同时出现时，只对其中优先权最当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。高的一个进行编码。优先级别的高低优先级别的高低由设计者根据输入信号的轻重缓急情况由设计者根据输入信号的轻重缓急情况而定。如根据病情而设定优先权。而定。如根据病情而设定优先权。第26页，共128页，编辑于2022年，星期六2023/4/1126表4-6 74LS148电路的功能表例：八线例：八线三线优先编码器三线优先编码器74LS148 第27页，共128页，编辑于2022年，星期六2023/4/1127 74LS14874LS148的逻辑功能描述：的逻辑功能描述：(1)(1)编码输入端：逻辑符号输入端编码输入端：逻辑符号输入端 上上面均有面均有“”“”号，这表示编码号，这表示编码输入低电平有效输入低电平有效。I0I7低电平有效允许编码，但无有效编码请求优先权最高第28页，共128页，编辑于2022年，星期六2023/4/1128(2)(2)编码输出端编码输出端 ：从功能表可以：从功能表可以看出，看出，74LS14874LS148编码器的编码编码器的编码输出是反码输出是反码。Y2、Y1、Y0 第29页，共128页，编辑于2022年，星期六2023/4/1129 （3 3）选通输入端：只有在选通输入端：只有在 =0 =0时，编码器才时，编码器才处于处于工作状态工作状态；而在；而在 =1 =1时，编码器处于时，编码器处于禁止状态禁止状态，所有输出端均被封锁为高电平。所有输出端均被封锁为高电平。SS禁止状态工作状态第30页，共128页，编辑于2022年，星期六2023/4/1130允许编码，但无有效编码请求正在优先编码（4 4）选通输出端）选通输出端YS和扩展输出端和扩展输出端YEX：为扩展：为扩展编码器功能而设置。编码器功能而设置。第31页，共128页，编辑于2022年，星期六2023/4/1131图4-6 74LS148的逻辑符号 以上通过对以上通过对74LS148编码器逻辑功能的分析，介绍编码器逻辑功能的分析，介绍了通过了通过MSI器件器件逻辑功能表了解集成器件功能的方法。逻辑功能表了解集成器件功能的方法。要求初步具备要求初步具备查阅器件手册查阅器件手册的能力。不要求背的能力。不要求背74LS148的功能表。的功能表。第32页，共128页，编辑于2022年，星期六2023/4/1132图4-7用74LS148接成的16线4线优先编码器优先权最高(2)片无有效编码请求时才允许(1)片编码编码输出的最高位编码输出为原码第33页，共128页，编辑于2022年，星期六2023/4/11334.2.2 4.2.2 译码器译码器 译码译码：编码的逆过程，将编码时赋予代码的特定含义编码的逆过程，将编码时赋予代码的特定含义“翻译翻译”出来。出来。译码器译码器：实现译码功能的电路。实现译码功能的电路。常用的译码器有常用的译码器有二进制译码器二进制译码器、二二-十进制十进制译码器译码器和和显示译码器显示译码器等。等。二进制代码原来信息编码对象编码译码第34页，共128页，编辑于2022年，星期六2023/4/11344.2.2.1 二进制译码器二进制译码器 图4-7 三位二进制译码器的方框图输入：二进制代码（输入：二进制代码（N位），位），输出：输出：2N个，每个输出仅包含一个最小项。个，每个输出仅包含一个最小项。输入是三位二进制输入是三位二进制代码、有八种状态，八代码、有八种状态，八个输出端分别对应其中个输出端分别对应其中一种输入状态。因此，一种输入状态。因此，又把三位二进制译码器又把三位二进制译码器称为称为3 3线线88线译码器。线译码器。第35页，共128页，编辑于2022年，星期六2023/4/11351.74LS1381.74LS138的逻的逻辑功能辑功能内部电路图负逻辑与非门译码输入端 S为控制端（又称使能端）S=1 译码工作 S=0 禁止译码，输出全1 1 输出端为便于理解功能而分析内部电路第36页，共128页，编辑于2022年，星期六2023/4/1136表表4-6 74LS1384-6 74LS138的功能表的功能表译中为0高电平有效低电平有效禁止译码译码工作第37页，共128页，编辑于2022年，星期六2023/4/1137图4-8 74LS138的逻辑符号低电平有效输出三位二进制代码使能端第38页，共128页，编辑于2022年，星期六2023/4/1138如如74LS138的功能表所示，当的功能表所示，当S1接接+5V，S2和和S3接地接地时，得到对应个输入端的输出时，得到对应个输入端的输出Y：第39页，共128页，编辑于2022年，星期六2023/4/113974LS13874LS138的逻辑功能的逻辑功能 三个译码输入端（又称地址输入端）三个译码输入端（又称地址输入端）A2A2、A1A1、A0A0，八个译码输出端，八个译码输出端 ，以及三个控制，以及三个控制端（又称使能端）端（又称使能端）、。、，是译码器的控制输入端，当是译码器的控制输入端，当 =1=1、+=0(+=0(即即 =1,=1,和和 均为均为0)0)时，时，G GS S输出为高电平，译码器处于工作状态。否则，译输出为高电平，译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平。码器被禁止，所有的输出端被封锁在高电平。S1S2S1S2S3S1S2S3S1S3S2Y0Y7S3第40页，共128页，编辑于2022年，星期六2023/4/1140当当译译码码器器处处于于工工作作状状态态时时，每每输输入入一一个个二二进进制制代代码码将将使使对对应应的的一一个个输输出出端端为为低低电电平平，而而其其它它输输出出端端均均为为高高电电平平。也也可可以说对应的输出端被以说对应的输出端被“译中译中”。74LS13874LS138输输出出端端被被“译译中中”时时为为低低电电平平，所所以以其其逻逻辑辑符符号中每个输出端号中每个输出端 上方均有上方均有“”“”符号符号。Y0Y7第41页，共128页，编辑于2022年，星期六2023/4/1141 2.2.应用举例应用举例 (1)(1)功能扩展功能扩展(利用使能端实现利用使能端实现)图3-9 用两片74LS138译码器构成4线16线译码器A3=0时，片工作，片禁止A3=1时，片禁止，片工作扩展位控制使能端第42页，共128页，编辑于2022年，星期六2023/4/1142(2)(2)实现组合逻辑函数实现组合逻辑函数F（A，B，C）比较以上两式可知，把比较以上两式可知，把3线线8线译码器线译码器74LS138地址输入端（地址输入端（A2A1A0）作为逻辑函数的输）作为逻辑函数的输入变量（入变量（ABC），译码器的每个输出端），译码器的每个输出端Yi都与某一都与某一个最小项个最小项mi相对应，加上适当的门电路，就可以利相对应，加上适当的门电路，就可以利用译码器实现组合逻辑函数。用译码器实现组合逻辑函数。第43页，共128页，编辑于2022年，星期六2023/4/1143例例4-4 4-4 试用试用74LS13874LS138译码器实现逻辑函数：译码器实现逻辑函数：解：因为解：因为则则第44页，共128页，编辑于2022年，星期六2023/4/1144因此，正确连接控制输入端使译码器处于工作因此，正确连接控制输入端使译码器处于工作状态，将状态，将 、经一个与非门输、经一个与非门输出，出，A A2 2、A A1 1、A A0 0分别作为输入变量分别作为输入变量A A、B B、C C，就可实，就可实现组合逻辑函数。现组合逻辑函数。Y1YYYY图4-10例4-4电路图第45页，共128页，编辑于2022年，星期六2023/4/11454.2.2.2 二二-十进制译码器十进制译码器 二二十进制译码器的逻辑功能是将输入的十进制译码器的逻辑功能是将输入的BCD码码译成十个输出信号。译成十个输出信号。图4-11 二十进制译码器74LS42的逻辑符号第46页，共128页，编辑于2022年，星期六2023/4/1146表表4-7 4-7 二二-十进制十进制译码器译码器74LS4274LS42的功能表的功能表译中为0拒绝伪码第47页，共128页，编辑于2022年，星期六2023/4/1147设计举例：设计举例：1、用译码器设计组合逻辑电路、用译码器设计组合逻辑电路例：试用例：试用3线线-8线译码器线译码器74LS138和适当的门电路和适当的门电路构成一个构成一个1位二进制全加器。位二进制全加器。解解:已知全加器真值表已知全加器真值表Sn Cn0 0 00 00 0 11 00 1 01 00 1 10 11 0 01 01 0 10 11 1 00 11 1 11 1An Bn Cn-1第48页，共128页，编辑于2022年，星期六2023/4/1148Sn=(1,2,4,7)Cn=(3,5,6,7)用用2个与非门和一个个与非门和一个4选选1实现两输出电路设计。实现两输出电路设计。第49页，共128页，编辑于2022年，星期六2023/4/11494.2.2.3 显示译码器显示译码器在数字测量仪表和各种数字系统中，都需要将数在数字测量仪表和各种数字系统中，都需要将数字量直观地显示出来，一方面供人们直接读取测量和字量直观地显示出来，一方面供人们直接读取测量和运算的结果，另一方面用于监视数字系统的工作情况。运算的结果，另一方面用于监视数字系统的工作情况。数字显示电路是数字设备不可缺少的部分。数字数字显示电路是数字设备不可缺少的部分。数字显示电路通常由显示电路通常由显示译码器、驱动器显示译码器、驱动器和和显示器显示器等部分组等部分组成，如图成，如图4-124-12所示。所示。第50页，共128页，编辑于2022年，星期六2023/4/1150图4-12 数字显示电路的组成方框图 1.1.数字显示器件数字显示器件 数字显示器件是用来数字显示器件是用来显示数字、文字或者符号显示数字、文字或者符号的器件，常见的有辉光数码管、荧光数码管、的器件，常见的有辉光数码管、荧光数码管、液晶液晶显示器、发光二极管数码管、场致发光数字显示器、发光二极管数码管、场致发光数字板、等离子板、等离子体显示板等等。本书主要讨论发光二极管数码管。体显示板等等。本书主要讨论发光二极管数码管。第51页，共128页，编辑于2022年，星期六2023/4/1151（1 1）发光二极管（发光二极管（LED）及其驱动方式）及其驱动方式 LED具有许多优点，它不仅有工作电压低(1.53V)、体积小、寿命长、可靠性高等优点，而且响应速度快(100ns)、亮度比较高。一般LED的工作电流选在510mA，但不允许超过最大值（通常为50mA）。LED可以直接由门电路驱动。第52页，共128页，编辑于2022年，星期六2023/4/1152 图（图（a）是输出为低电平时，）是输出为低电平时，LED发光，称为发光，称为低低电平驱动电平驱动；图（图（b）是输出为高电平时，）是输出为高电平时，LED发光，称为发光，称为高电平驱动高电平驱动；采用高电平驱动方式的采用高电平驱动方式的TTL门最好选用门最好选用OC门门。图4-13 门电路驱动LED(a)低电平驱动 (b)高电平驱动R为限流电阻第53页，共128页，编辑于2022年，星期六2023/4/1153图4-14七段显示LED数码管(a)外形图(b)共阴型(c)共阳型 (2)LED(2)LED数码管数码管LEDLED数码管又称为半导体数码管，它是由多个数码管又称为半导体数码管，它是由多个LEDLED按分按分段式封装制成的。段式封装制成的。LEDLED数码管有两种形式：数码管有两种形式：共阴型和共阳共阴型和共阳型型。公共阴极公共阳极高电平驱动低电平驱动第54页，共128页，编辑于2022年，星期六2023/4/1154图4-15 七段数码管字形显示方式2 2七段显示译码器七段显示译码器（1）七段字形显示方式）七段字形显示方式LED数码管通常采用图数码管通常采用图3-15所示的七段字形显示方式所示的七段字形显示方式来表示来表示0-9十个数字。十个数字。第55页，共128页，编辑于2022年，星期六2023/4/1155图4-1674LS49的逻辑符号 （2 2）七段显示译码器）七段显示译码器灭灯控制端8421BCD码七段代码 七段显示器译码器把输入的七段显示器译码器把输入的BCD码，翻译成驱动七码，翻译成驱动七段段LED数码管各对应段所需的电平。数码管各对应段所需的电平。74LS49是一种七段显示译码器。是一种七段显示译码器。第56页，共128页，编辑于2022年，星期六2023/4/1156表表4-8 74LS49的功能表的功能表8421BCD码禁止码灭灯状态第57页，共128页，编辑于2022年，星期六2023/4/1157译码输入端：译码输入端：D、C、B、A，为为8421BCD码；码；七段代码输出端：七段代码输出端：abcdefg，某段输出为高电平时该段，某段输出为高电平时该段点亮，用以驱动点亮，用以驱动高电平有效高电平有效的七段显示的七段显示LED数码管；数码管；灭灯控制端：灭灯控制端：IB，当当IB=1时，译码器处于正常译码工作状态；时，译码器处于正常译码工作状态；若若IB=0，不管，不管D、C、B、A输入什么信号，译码器各输入什么信号，译码器各输出端均为低电平，处于灭灯状态。输出端均为低电平，处于灭灯状态。利用利用IB信号，可以控制数码管按照要求处于显示或者灭信号，可以控制数码管按照要求处于显示或者灭灯状态，如闪烁、熄灭首尾部多余的灯状态，如闪烁、熄灭首尾部多余的0等。等。第58页，共128页，编辑于2022年，星期六2023/4/1158图4-17 74LS49驱动LED数码管电路图图4-174-17是一个用七段显示译码器是一个用七段显示译码器74LS4974LS49驱动共阴驱动共阴型型LEDLED数码管的实用电路。数码管的实用电路。第59页，共128页，编辑于2022年，星期六2023/4/1159如何用如何用74LS13874LS138译码器实现如下逻辑函数？译码器实现如下逻辑函数？复习复习第60页，共128页，编辑于2022年，星期六2023/4/1160作业题作业题P85P851 1、3.73.7（1 1、3 3）2 2、3.173.17第61页，共128页，编辑于2022年，星期六2023/4/11614.2.3 数据选择器数据选择器4.2.4加法器加法器4.2.5数值比较器数值比较器第62页，共128页，编辑于2022年，星期六2023/4/1162复习复习LED数码管有哪两种形式数码管有哪两种形式？高电平有效的七段显示译码器应驱动哪种高电平有效的七段显示译码器应驱动哪种LED数码管？数码管？第63页，共128页，编辑于2022年，星期六2023/4/1163在多路数据传送过程中，能够根据需要将在多路数据传送过程中，能够根据需要将其中任意一路挑选出来的电路，叫做数据选择其中任意一路挑选出来的电路，叫做数据选择器，也称为多路选择器器，也称为多路选择器,其作用相当于多路开关。其作用相当于多路开关。常见的数据选择器有四选一、八选一、十六常见的数据选择器有四选一、八选一、十六选一电路。选一电路。4.2.3 4.2.3 数据选择器数据选择器第64页，共128页，编辑于2022年，星期六2023/4/1164以四选一数据选择器为例。以四选一数据选择器为例。以四选一数据选择器为例。以四选一数据选择器为例。(1)四选一数据选择器的逻辑电路图图4-1 四选一数据选择器电路4.2.3.1 数据选择器的工作原理数据选择器的工作原理地址输入端控制输入端数据输入端输出端第65页，共128页，编辑于2022年，星期六2023/4/1165(2)(2)四选一数据选择器的功能表四选一数据选择器的功能表表4-1四选一数据选择器的功能表输入输出S A1 A0Y0 01 0 0D01 0 1D11 1 0D21 1 1D3第66页，共128页，编辑于2022年，星期六2023/4/11664.2.3.2 八选一数据选择器八选一数据选择器74LS151三个地址输入端三个地址输入端A2、A1、A0，八个数据输入端八个数据输入端D0D7，两个互补输出的数据输出端两个互补输出的数据输出端Y和和Y，一个控制输入端一个控制输入端S。图图4-2 74LS1514-2 74LS151的逻辑符号的逻辑符号 第67页，共128页，编辑于2022年，星期六2023/4/1167表表4-2 74LS1514-2 74LS151的功能表的功能表禁止状态 工作状态 第68页，共128页，编辑于2022年，星期六2023/4/11684.2.3.3 应用举例应用举例1.1.功能扩展功能扩展 用两片八选一数据选择器用两片八选一数据选择器74LS151，可以构成十六选一，可以构成十六选一数据选择器。数据选择器。试回忆用两片试回忆用两片38线译码器线译码器74LS138实现实现416线译线译码器的方法。码器的方法。利用使能端（控制端）利用使能端（控制端）。第69页，共128页，编辑于2022年，星期六2023/4/1169图4-3 用74LS151构成十六选一数据选择器 扩展位接控制端A3=1时，片禁止，片工作A3=0时，片工作，片禁止输出需适当处理（该例接或门）仿真仿真 第70页，共128页，编辑于2022年，星期六2023/4/11702 2 2 2 实现组合逻辑函数实现组合逻辑函数实现组合逻辑函数实现组合逻辑函数比较可知，表达式中都有最小项比较可知，表达式中都有最小项mi，利用数据选择利用数据选择器可以实现各种组合逻辑函数。器可以实现各种组合逻辑函数。组合逻辑函数组合逻辑函数8选14选1第71页，共128页，编辑于2022年，星期六2023/4/1171例4-5 4-5 试用八选一电路实现试用八选一电路实现 解：解：将将A、B、C分别从分别从A2、A1、A0输入，作为输入变输入，作为输入变量，把量，把Y端作为输出端作为输出F。因为逻辑表达式中的各乘积项均为。因为逻辑表达式中的各乘积项均为最小项，所以可以改写为最小项，所以可以改写为根据八选一数据选择器的功能，令根据八选一数据选择器的功能，令第72页，共128页，编辑于2022年，星期六2023/4/1172具体电路见图具体电路见图4-44-4：图4-4 例4-5电路图D0=D3=D5=D7=1D1=D2=D4=D6=0S0仿真仿真 第73页，共128页，编辑于2022年，星期六2023/4/1173A B CF0 0 010 0 100 1 000 1 111 0 001 0 111 1 001 1 11真值表对照法注意变量高低位顺序！第74页，共128页，编辑于2022年，星期六2023/4/1174 例例4-64-6试用八选一电路实现三变量多数表决电路。试用八选一电路实现三变量多数表决电路。表4-11例4-6的真值表A B CF0 0 000 0 100 1 000 1 111 0 001 0 111 1 011 1 11 解：假设三变量为解：假设三变量为A、B、C，表决结果为，表决结果为F，则真值，则真值表如表表如表4-114-11所示。所示。第75页，共128页，编辑于2022年，星期六2023/4/1175在八选一电路中，将A、B、C从A2、A1、A0输入，令D3=D5=D6=D7=1D0=D1=D2=D4=0S0FY则可实现三变量多数表决电路，具体电路图请读者自行画出。则第76页，共128页，编辑于2022年，星期六2023/4/1176思考思考：若用若用8选选1实现实现4变量的函数，变量的函数，或者用或者用4选选1实现实现3变量的函数，变量的函数，即地址输入端的个数比变量个数小即地址输入端的个数比变量个数小1，如何实现？如：如何实现？如：A B CF0 0 010 0 100 1 000 1 111 0 001 0 111 1 001 1 11输入输出S A1 A0Y0 01 0 0D01 0 1D11 1 0D21 1 1D3第77页，共128页，编辑于2022年，星期六2023/4/1177例例4-7 图图47是由双是由双4选选1数据选择器数据选择器74LS153和和门电路组成的组合逻辑电路。试分析输出门电路组成的组合逻辑电路。试分析输出Z与输入与输入X3、X2、X1、X0之间的逻辑关系。之间的逻辑关系。4.2.3.4 分析举例分析举例图45 例4-7电路图第78页，共128页，编辑于2022年，星期六2023/4/1178（1）划分功能块）划分功能块 本题只有一块本题只有一块MSI电路，可以只划分一个功能块。电路，可以只划分一个功能块。（2）分析功能块的功能）分析功能块的功能 通过查通过查74LS153的功能表，知道它是一块双的功能表，知道它是一块双4选选1数据数据选择器。其中：选择器。其中：A1、A0是地址输入端，是地址输入端，Y是输出端；是输出端；74LS153的控制输入端为低电平有效；数据的控制输入端为低电平有效；数据选择器处于禁止状态时，输出为0。解：解：第79页，共128页，编辑于2022年，星期六2023/4/1179图图4-5电路的输出端是电路的输出端是Z，Z=1Y+2Y；输入端；输入端为为X3、X2、X1、X0。当。当X31时，时，2S1、1S0，数据选择器，数据选择器2处于禁止状态，而数据选择器处于禁止状态，而数据选择器1处处于工作状态；当于工作状态；当X30时，数据选择器时，数据选择器1处于禁止处于禁止状态，数据选择器状态，数据选择器2处于工作状态。处于工作状态。第80页，共128页，编辑于2022年，星期六2023/4/1180图4-7 8选1功能框图显然，图显然，图46电路构成了一个电路构成了一个8选选1数据选择器，其数据选择器，其输出为输出为Z，地址输入端为，地址输入端为X3、X1、X0。图图46电路可用图电路可用图4-7的功能框图来表示。的功能框图来表示。第81页，共128页，编辑于2022年，星期六2023/4/1181 （3 3）分析整体电路的逻辑功能）分析整体电路的逻辑功能 把图把图4 47 7电路看成一个电路看成一个8 8选选1 1数据选择器，可得出数据选择器，可得出例例4-74-7电路的功能表。电路的功能表。表表4-7 4-7 例例4-74-7电路的功能表电路的功能表X3X2X1X0Z011000110011101001011011000110101110011110分析电路的功能表，分析电路的功能表，当当X3X2X1X0为为8421BCD码码00001001时，电路时，电路的输出为的输出为1，否则输出为，否则输出为0。可见该电路可实可见该电路可实现检测现检测8421BCD码的码的逻辑功能逻辑功能。第82页，共128