数模与模数转换 (2)幻灯片.ppt

数模与模数转换(2)第1页，共51页，编辑于2022年，星期六工业控制系统框图示例工业控制系统框图示例变变换换器器传传感感器器防防混混低低通通滤滤波波器器模模数数转转换换器器数数字字处处理理子子系系统统数数模模转换转换器器模模拟拟执执行行机机构构数数字字执执行机构行机构电电量量非非电电量量模拟子系统模拟子系统模拟子系统模拟子系统重重构构低低通通滤滤波波器器 数模转换器、模数转换器是模拟系统与数字系统的桥梁，称为接口电路。它数模转换器、模数转换器是模拟系统与数字系统的桥梁，称为接口电路。它们是用数字系统处理模拟信号所必须的电子电路。们是用数字系统处理模拟信号所必须的电子电路。生产过程中的物理量执行机构11.1 数模和模数转换的作用数模和模数转换的作用工业控制计算（IPC）、单片机、数字信号处理器和可编逻辑控制器，甚至可以扩展到计算机网络。各种物理量的测量和显示、手动控制和报警等功能 数字量数字量或或开关量开关量第2页，共51页，编辑于2022年，星期六11.2数模转换器数模转换器(DAC)数模转换器：数模转换器：将数字信号转换为模拟信号的电路。将数字信号转换为模拟信号的电路。转换原理框图：寄存器、开关网络、解码网络、基准电源转换原理框图：寄存器、开关网络、解码网络、基准电源n位数字量分别控制位数字量分别控制n个模拟个模拟电子开关的通断电子开关的通断对每一次确定的数字量输入，解码网络和对每一次确定的数字量输入，解码网络和开关网络组成相应的开关网络组成相应的线性电路线性电路在稳定的基准电压在稳定的基准电压激励下产生与数字激励下产生与数字量和基准电压成正量和基准电压成正比的电压或电流比的电压或电流 根据变换网络的结构，DAC分为倒T形电阻网络DAC、权电流型DAC、T形电阻网络DAC、权电阻网络DAC、权电容网络DAC和开关树型DAC。要求要求VREF很稳定很稳定本节介绍倒T形电阻网络DAC和权电流型DAC。存储输入数字量电阻、电容等电路第3页，共51页，编辑于2022年，星期六11.2数模转换器数模转换器(DAC)11.2.1 倒T形电阻网络DAC11.2.2 权电流型DAC*11.2.3 DAC的双极性输出11.2.4 DAC的主要技术指标数模转换器：数模转换器：将数字信号转换为模拟信号的电路。将数字信号转换为模拟信号的电路。（DACDigital to Analog Converter）第4页，共51页，编辑于2022年，星期六11.2.1 倒倒T形电阻网络形电阻网络DAC1工作原理工作原理来自输入或寄存器开关网络R-2R电阻网络电流电压变换每个节点i对地的等效电阻为R虚地！并联电阻上为权电流!第5页，共51页，编辑于2022年，星期六11.2.1 倒倒T形电阻网络形电阻网络DAC1工作原理工作原理来自输入或寄存器开关网络R-2R电阻网络电流电压变换每个节点i的等效电阻为R虚地！并联电阻上为权电流!K是1个单位数字量对应的电压的绝对值，称为单位电压，常记为LSB。BZ是n位自然二进制数（0）输出电压是单极性的。第6页，共51页，编辑于2022年，星期六单刀双置开关可以用双极型三极管或单刀双置开关可以用双极型三极管或MOS管实现。管实现。如果如果Di=1，TN1导通，导通，TN2截止，固定端截止，固定端A与与N(运放的反相端运放的反相端)相连；相连；如果如果Di=0，TN1截止，截止，TN2导通，固定端导通，固定端A与与P(运放的同相端运放的同相端)相连。相连。由于由于MOS管的导通电阻不相等，导致电阻网络不是准确的管的导通电阻不相等，导致电阻网络不是准确的R-2R网络，出现误差。网络，出现误差。第7页，共51页，编辑于2022年，星期六2单片集成单片集成DAC AD7520 AD7520集成反馈电阻集成反馈电阻R Rf f，与倒，与倒T T形电阻网络的形电阻网络的R R相等。相等。输出电压为输出电压为:输出电压与输入输出电压与输入10位自然二进位自然二进制数成正比。制数成正比。基准电压基准电压VREF可正可负。可正可负。如果用另一个如果用另一个DAC的输出替的输出替换换VREF，则可实现，则可实现2个数字量之积的个数字量之积的数模转换。数模转换。单片集成倒T形电阻网络DAC芯片有AD7520(10位DAC)、DAC1210H(12位DAC)和AK7546(16位DAC)等。单片集成单片集成ADCADC：AD7520AD7520集成集成1010位倒位倒T T电阻网络电阻网络第8页，共51页，编辑于2022年，星期六3.DAC的应用的应用:斜坡发生器斜坡发生器 Ov D9+D0 D1 图图11.2.5 斜坡电压发生器斜坡电压发生器 (a)原理框图原理框图 (b)波形波形 10位位二进二进制计制计数器数器 DAC AD 7520 Rf IO1 IO2 GND CP t/TCP O 1023 2047 LSB Ov(a)(b)A VREF=5V 10位二进制计数器对周期脉冲位二进制计数器对周期脉冲CP计数，输出自然二计数，输出自然二进制码，进制码，DAC将其转换为阶梯电压，近似线性电压输出，将其转换为阶梯电压，近似线性电压输出，如图如图(b)所示。阶梯高度为单位电压所示。阶梯高度为单位电压LSB:第9页，共51页，编辑于2022年，星期六11.2.2 权电流型权电流型DAC 在倒在倒T形电阻网络形电阻网络DAC中，模拟电子开关中，模拟电子开关使得电阻网络不能准确使得电阻网络不能准确地按地按R-2R构成构成，导致并联电阻的电流偏离权电流值（，导致并联电阻的电流偏离权电流值（I/2、I/4、I/8、I/16、），使输出产生误差。），使输出产生误差。用多路电流源产生准确用多路电流源产生准确的权电流，形成权电流的权电流，形成权电流型型DAC。用多发射结晶体管使每个用多发射结晶体管使每个发射结的电流相等。发射结的电流相等。第10页，共51页，编辑于2022年，星期六11.2.2 权电流型权电流型DAC 三极管TR、T3、T2、T1、T0和TC的射极电位相等（VE），它们的射极到负电源（-VEE）间的等效电阻依次为R、2R、4R、8R、16R（按2n递增的电阻称为权电阻）和16R。以T2的发射极等效电阻为例说明。第11页，共51页，编辑于2022年，星期六忽略IB0同理,可计算其他晶体管射极到-VEE的等效电阻。R2R4R8R16R16R权电流T2的发射极等效电阻基准电流第12页，共51页，编辑于2022年，星期六R2R4R8R16R16R权电流 输出电压与输入自然二进制数成正比，实现数模转换。输出电压与输入自然二进制数成正比，实现数模转换。注意，由于多路电流源输出电流是单向的，所以，权电流型注意，由于多路电流源输出电流是单向的，所以，权电流型DACDAC的基的基准电压准电压V VREFREF只能为正。只能为正。第13页，共51页，编辑于2022年，星期六推广到一般情况，推广到一般情况，n位位权电流型权电流型DAC的输出电压为的输出电压为 BZ是是n位自然二进制数（位自然二进制数（0），），vO是单极性的。是单极性的。K是是1个单位数字量对应的电压，称为单位电压，常记为个单位数字量对应的电压，称为单位电压，常记为LSB。单片集成权电流型DAC的芯片有AD1408、DAC0806和DAC0808等。第14页，共51页，编辑于2022年，星期六11.2.3 DAC的双极性输出的双极性输出 如果单极性输出电压减去如果单极性输出电压减去BZ的中值的中值BZZ对应的输出电压值，则对应的输出电压值，则变为双极性输出电压：变为双极性输出电压：BP是双极型的，值域为是双极型的，值域为-2n-1，2n-1-1，故输出变为双极性电，故输出变为双极性电压。压。下面介绍下面介绍4位权电流型双极性位权电流型双极性DAC，BP-24-1，24-1-1。二进制码(无符号数)BZ（有符号数）BP值域0，2n-1-2n-1,2n-1-1最高位是符号位最高位是符号位:1-正，正，0-负。负。第15页，共51页，编辑于2022年，星期六双极性偏移电阻和偏移电流第16页，共51页，编辑于2022年，星期六11.2.4 DAC的主要技术指标的主要技术指标1.转换精度：转换精度：通常用分辨率和转换误差描述通常用分辨率和转换误差描述DAC的转换精度。的转换精度。输出电压的范围可能被等分的数目定义为输出电压的范围可能被等分的数目定义为DAC的的分辨率分辨率。分辨率还可定义为最小输出电压变化量与输出电压变化幅度之比分辨率还可定义为最小输出电压变化量与输出电压变化幅度之比的绝对值。的绝对值。分辨率为分辨率为2n-1，简述为，简述为n位分辨率位分辨率。分辨率表示DAC在理论上可能达到的精度。第17页，共51页，编辑于2022年，星期六11.2.4 DAC的主要技术指标的主要技术指标 实际的精度与DAC的元件参数值等有关。它们是基准电压、电阻网络、模拟开关、运放的特性和工作温度等参数。这些元件的非理想性使输出电压偏离理论值，产生转换误差。比例系数误差反映基准电压VREF偏离理论值，使DAC 的比例系数K产生误差。K VREF。非线性误差则主要是电阻网络、电流源和模拟开关等引起的，他们通过不同的途径影响K的电阻值。由于元件参数偏离理论值，并且元件的电路位置不同，对输出电压的影响是非线性的。通常用输出电压范围内的最大非线性误差描述对DAC的影响。失调误差是由运放的零点漂移引起的，其大小与输入数字量无关，它使输出电压偏移一个微小量。转换误差e是比例系数误差、非线性误差和失调误差的绝对值之和。通常 第18页，共51页，编辑于2022年，星期六2.转换速度转换速度 完成一次数模转换所需的时间。常用建立时间和转换速率描述。完成一次数模转换所需的时间。常用建立时间和转换速率描述。建立时间建立时间ts 定义为从输入数字量突变开始到输出达到稳定值规定的误差带之内所定义为从输入数字量突变开始到输出达到稳定值规定的误差带之内所需的最大时间。需的最大时间。规定的误差带一般为规定的误差带一般为1/2LSB，输入数字量突变通常是由全，输入数字量突变通常是由全0变全变全1。目前，在不包含运放的单片集成目前，在不包含运放的单片集成DAC中，建立时间最短可达中，建立时间最短可达0.1S以内；在包含运放的集成以内；在包含运放的集成DAC中，建立时间最短可达中，建立时间最短可达1.5S以内。以内。转换速率转换速率SRSR 是指输出电压的最大变化率。在外接运放的是指输出电压的最大变化率。在外接运放的DACDAC中，完成一中，完成一次数模转换的最大时间为次数模转换的最大时间为T TTRTR（maxmax）=t=ts s+V+VO(max)O(max)/SR V/SR VO(max)O(max)是输出电压的最大变化幅度。是输出电压的最大变化幅度。第19页，共51页，编辑于2022年，星期六11.3 模数转换器模数转换器(ADC)模数转换必须完成对模拟量的时间和幅值模数转换必须完成对模拟量的时间和幅值进行双重离散化的任务。进行双重离散化的任务。通过取样和保持完成对时间的离散化通过取样和保持完成对时间的离散化通过量化和编码完成对幅值的离散化通过量化和编码完成对幅值的离散化 11.3.1 模数转换基础模数转换基础1.取样和保持取样和保持当当S(t)=0时时，NMOS管截止，电容保持管截止，电容保持取样的终值电压。取样的终值电压。保持！保持！当当S(t)=1时，时，NMOS开关管导通，电容开关管导通，电容充电。设充电时间常数为充电。设充电时间常数为0，则输出电压，则输出电压跟随输入电压变化。跟随输入电压变化。取样！取样！开关频率既是取样频率第20页，共51页，编辑于2022年，星期六 因为量化和编码仅将取样电压转换因为量化和编码仅将取样电压转换为数字量，其他数值不予考虑。为数字量，其他数值不予考虑。所以，理论上将采样保持电路的输出所以，理论上将采样保持电路的输出等效为离散的取样序列等效为离散的取样序列2.取样定理取样定理 模拟信号包含的信息是频谱信息。模拟信号包含的信息是频谱信息。同样，同样，数字信号包含的信息也是频谱信息。数字信号包含的信息也是频谱信息。如果取样序列包含原始模拟信号的频谱如果取样序列包含原始模拟信号的频谱信息，则取样序列可真正代表原始的模拟信号。信息，则取样序列可真正代表原始的模拟信号。取样定理阐述了取样序列包含原始取样序列包含原始模拟信号的频谱信息的条件。模拟信号的频谱信息的条件。第21页，共51页，编辑于2022年，星期六取样定理：取样定理：设原始模拟信号具有频带有限的频谱，即频谱集中在设原始模拟信号具有频带有限的频谱，即频谱集中在-fimax，fimax之内，在之内，在-fimax，fimax之外频谱为之外频谱为0。如果取样频率大于等于原始模拟信号最高频率的如果取样频率大于等于原始模拟信号最高频率的2倍，则可倍，则可用取样序列完全恢复原始的模拟信号。用取样序列完全恢复原始的模拟信号。即当即当时，取样序列的频谱包含原始模拟信号的频谱。时，取样序列的频谱包含原始模拟信号的频谱。第22页，共51页，编辑于2022年，星期六3.防混滤波防混滤波 有效信号的频谱通常是频带有限的，而噪声信号的频谱则是无限的。根据取样定理，为了从取样序列中恢复有效信号，应对原始输入信号进行低通滤波，使信号满足取样定理。如果理想低通滤波的截止频率是有效信号的最高频率fimax，从而可滤除干扰和噪声的频谱，避免它们混叠在取样序列的频谱中，保证取样序列的频谱主要包含有效信号的频谱。消除频谱混叠的低通滤波称为防混滤波。第23页，共51页，编辑于2022年，星期六4量化和编码量化和编码 为了将取样电压转换为数字量，首先选定适当的单位电压LSB，在取样电压的值域内形成间隔为LSB的离散电压，每个离散电压是LSB的整倍数。编码：对整数n进行二进制编码（可以是自然二进制码、偏移二进制码和补码等），获得二进制数字量。量化和编码在取样电压的保持期内进行，实现对模拟信号幅值的离散化，获得数字量。量化：将取样电压与nLSB比较，得到与取样电压最接近的整数n。nLSBvI第24页，共51页，编辑于2022年，星期六 例例11.1 设取样电压的值域是设取样电压的值域是0V，1V，试对其离散为，试对其离散为3位自然二进制数。位自然二进制数。解：选择单位电压为:在0V,1V中插入2n-1=7个离散电平：2/15，4/15，6/15，14/15。按与离散电平误差最小的原则对取样量离散化，按3位自然二进制数编码:第25页，共51页，编辑于2022年，星期六 综上所述，按取样、保持、量化和编码4个步骤实现模数转换。在取样保持电路中完成取样和保持，实现模拟量的时间离散化。在保持期内完成量化和编码，实现对模拟量的幅值离散化。量化和编码是模数转换的关键过程，习惯上，称实现量化和编码的电路为模数转换器（ADC）（狭义）。注意，广义的模数转换器包含取样保持电路和狭义的模数转换器。第26页，共51页，编辑于2022年，星期六5.模数转换器（模数转换器（ADC）的分类）的分类量化和编码电路（下述为量化和编码电路（下述为ADC），按工作原理分为直），按工作原理分为直接型接型ADC和间接型和间接型ADC。直接型直接型ADC将模拟信号（通常是电压）直接转换为数字将模拟信号（通常是电压）直接转换为数字信号，模数转换速度较快。典型电路有并行比较信号，模数转换速度较快。典型电路有并行比较ADC、逐次比较逐次比较ADC等。等。而而间接型间接型ADC则是先将模拟信号转变为中间电量则是先将模拟信号转变为中间电量（例如，时间或频率），然后再将中间电量转换为（例如，时间或频率），然后再将中间电量转换为数字信号，转换速度比直接型数字信号，转换速度比直接型ADC慢。典型电路有慢。典型电路有双积分双积分ADC、电压频率转换、电压频率转换ADC。第27页，共51页，编辑于2022年，星期六11.3.2 并行比较并行比较ADC R REFV1513 1D Q C1 R REFV1511 1D Q C1+C1 R REFV151 1D Q C1 R REFV159 1D Q C1 R REFV157 1D Q C1 R REFV155 1D Q C1 R REFV153 1D Q C1)(SInTv REFV CP R/2 74148 I7 I6 YF I5 I4 Y2 I3 Y1 I2 Y0 I1 I0 YEX EN+C2+C3+C4+C5+C6+C7 优先编码器优先编码器 寄存器寄存器 电压比较器电压比较器 Q3 Q4 Q5 Q6 Q7 Q2 Q1 组成：精密电阻分压器、电压组成：精密电阻分压器、电压比较器、寄存器和优先编码器。比较器、寄存器和优先编码器。设输入电压的值域是设输入电压的值域是0 V，VFSR V，其中，其中VFSR称为满称为满量程电压。量程电压。基准电压基准电压VREF=VFSR精密精密电阻分压器输入电压值域分电阻分压器输入电压值域分成成8，形成，形成8个量化电平。个量化电平。电压比较器和精密电阻分电压比较器和精密电阻分压器实现了对输入电压的量化。压器实现了对输入电压的量化。第28页，共51页，编辑于2022年，星期六 R REFV1513 1D Q C1 R REFV1511 1D Q C1+C1 R REFV151 1D Q C1 R REFV159 1D Q C1 R REFV157 1D Q C1 R REFV155 1D Q C1 R REFV153 1D Q C1)(SInTv REFV CP R/2 74148 I7 I6 YF I5 I4 Y2 I3 Y1 I2 Y0 I1 I0 YEX EN+C2+C3+C4+C5+C6+C7 优先编码器优先编码器 寄存器寄存器 电压比较器电压比较器 Q3 Q4 Q5 Q6 Q7 Q2 Q1 例如，当C7=C6=C5=C4=C3=C2=C1=0时，表示输入电压在（13VREF/15，VREF内；当C7=1、C6=C5=C4=C3=C2=C1=0时，表示输入电压在（11VREF/15，13VREF/15内；。寄存器在时钟的上升沿锁寄存器在时钟的上升沿锁存存7个电压比较器的结果（即个电压比较器的结果（即量化结果）。量化结果）。优先编码器优先编码器74148对量对量化结果进行编码，其输出是化结果进行编码，其输出是自然二进制码的按位取反自然二进制码的按位取反（称为反码）。（称为反码）。第29页，共51页，编辑于2022年，星期六反码输出：输入电压越大，输出二进制码越小。第30页，共51页，编辑于2022年，星期六11.3.3 逐次比较逐次比较ADC逐次比较模数转换原理与天平称量重物的方法类似。设重物是5.6kg,置于天平的一个盘内；砝码由重到轻依次试放入另一个盘内，重则取出，轻则保留，直到最小的砝码试放完毕；0表示取出，1表示保留，得到一组二进制数，该数乘以单位重量即是物重。在此过程中，砝码试放顺序是关键，即依权重顺序试放。天平重物寄存器+DAC砝码操作顺序第31页，共51页，编辑于2022年，星期六逐次比较控制逻辑是典型的顺序控制逻辑。逐次比较控制逻辑是典型的顺序控制逻辑。第一步：设置寄存器的最高有效位第一步：设置寄存器的最高有效位1；第二步：根据比较结果取舍比较位，并设置相邻低位为第二步：根据比较结果取舍比较位，并设置相邻低位为1；重复第二步，直到最低有效位。重复第二步，直到最低有效位。因此，逐次比较控制逻辑可以因此，逐次比较控制逻辑可以采用顺序脉冲发生器采用顺序脉冲发生器和和取舍组合逻取舍组合逻辑电路辑电路实现。实现。11.3.3 逐次比较逐次比较ADC第32页，共51页，编辑于2022年，星期六 4个下降沿触发的JK触发器作为寄存器、4位DAC、电压比较器和逐次比较控制逻辑。逐次比较控制逻辑：顺序脉冲发生器和取舍组合逻辑组成。逐次比较逐次比较ADC电路电路VP电压偏移量是为了减小转换误差而引入的。第33页，共51页，编辑于2022年，星期六CPY0Y1Y2Y3Y4S=1启动逐次比较启动逐次比较ADC工作。工作。顺序脉冲发生器的输出信号：CP的启动顺序脉冲输出。123456第34页，共51页，编辑于2022年，星期六VP第35页，共51页，编辑于2022年，星期六 设取样电压的满刻度电压VFSR=7.75V，。取DAC的单位电压LSB为在进行模数转换时，取样电压保持不变。VP6.2V第36页，共51页，编辑于2022年，星期六第第1 1个个CPCP使使Y Y0 0=1=1、Y Y1 1=Y=Y2 2=Y=Y3 3=Y=Y4 4=0=0，6.2V0CP1234563.75VCPCP的的使使Q Q3 3Q Q2 2Q Q1 1Q Q0 0=1000=1000。10111000Y Y0 0、Y Y1 1、Y Y2 2、Y Y3 3设置设置JKJK触发器的触发器的J J端输入。端输入。Y Y0 0、Y Y1 1、Y Y2 2、Y Y3 3、Y4和和C C设置设置JKJK触发器的触发器的K K端输入。端输入。第37页，共51页，编辑于2022年，星期六6.2V0CP1234565.75V第第2 2个个CPCP使使Y Y0 0=0=0、Y Y1 1=1=1、Y Y2 2=Y=Y3 3=Y=Y4 4=0=0，CPCP的的使使Q Q3 3Q Q2 2Q Q1 1Q Q0 0=1000=1000。00000100CPCP的的使使Q Q3 3Q Q2 2Q Q1 1Q Q0 0=1100=1100。第第1 1个个CPCP使使Y Y0 0=1=1、Y Y1 1=Y=Y2 2=Y=Y3 3=Y=Y4 4=0=0，第38页，共51页，编辑于2022年，星期六6.2V0CP1234566.75V第第2 2个个CPCP使使Y Y0 0=0=0、Y Y1 1=1=1、Y Y2 2=Y=Y3 3=Y=Y4 4=0=0，CPCP的的使使Q Q3 3Q Q2 2Q Q1 1Q Q0 0=1000=1000。00000010CPCP的的使使Q Q3 3Q Q2 2Q Q1 1Q Q0 0=1100=1100。第第1 1个个CPCP使使Y Y0 0=1=1、Y Y1 1=Y=Y2 2=Y=Y3 3=Y=Y4 4=0=0，第第3 3个个CPCP使使Y Y0 0=Y=Y1 1=0=0、Y Y2 2=1=1、Y Y3 3=Y=Y4 4=0=0，CPCP的的使使Q Q3 3Q Q2 2Q Q1 1Q Q0 0=1110=1110。1第39页，共51页，编辑于2022年，星期六6.2VCP1234566.25V第第2 2个个CPCP使使Y Y0 0=0=0、Y Y1 1=1=1、Y Y2 2=Y=Y3 3=Y=Y4 4=0=0，CPCP的的使使Q Q3 3Q Q2 2Q Q1 1Q Q0 0=1000=1000。00010001CPCP的的使使Q Q3 3Q Q2 2Q Q1 1Q Q0 0=1100=1100。第第1 1个个CPCP使使Y Y0 0=1=1、Y Y1 1=Y=Y2 2=Y=Y3 3=Y=Y4 4=0=0，第第3 3个个CPCP使使Y Y0 0=Y=Y1 1=0=0、Y Y2 2=1=1、Y Y3 3=Y=Y4 4=0=0，CPCP的的使使Q Q3 3Q Q2 2Q Q1 1Q Q0 0=1110=1110。1第第4 4个个CPCP使使Y Y0 0=Y=Y1 1=Y=Y2 2=0=0、Y Y3 3=1=1、Y Y4 4=0=0，CPCP的的使使Q Q3 3Q Q2 2Q Q1 1Q Q0 0=1101=1101。第第5 5个个CPCP使使Y Y0 0=Y=Y1 1=Y=Y2 2=Y=Y3 3=0=0、Y Y4 4=1=1，CPCP的的使使Q Q3 3Q Q2 2Q Q1 1Q Q0 0=1100=1100。0010120.5=6.0V1误差小于0.25V转换时间=（n+1）TCP第40页，共51页，编辑于2022年，星期六11.3.4 双积分双积分ADC双积分双积分ADC是间接型是间接型ADC。它将取样电压转换为与之成正比的时间它将取样电压转换为与之成正比的时间宽度，宽度，在此时间内计数器对周期脉冲进行计数。计数器的二进制数在此时间内计数器对周期脉冲进行计数。计数器的二进制数就是取样电压对应的数字量。就是取样电压对应的数字量。当当QS=0时，积分器对取样电压做时，积分器对取样电压做定时积分；定时积分；当当QS=1时，积分器对基准电压时，积分器对基准电压-VREF做定压积分。做定压积分。取样电压取样电压与与-VREF电压极性相反，这里设取样电压为电压极性相反，这里设取样电压为正，则正，则-VREF为负。为负。电路主要由积分器、比较器、计数器、JK触发器和控制开关组成。转换过程：定时积分和定压积分。第41页，共51页，编辑于2022年，星期六1定时积分定时积分:在确定的时间内对取样电压进行积分。在确定的时间内对取样电压进行积分。启动信号启动信号S输入负窄脉冲（输入负窄脉冲（S=0），使计数器、），使计数器、JK触发器触发器QS清零，清零，开关开关S1选择取样电压作积分器输入。同时开关选择取样电压作积分器输入。同时开关S2闭合，使积分电容闭合，使积分电容放电，放电，vo=0。S=1后，开关后，开关S2断开，积分器对取样电压做积分，积分器输出电压下降，断开，积分器对取样电压做积分，积分器输出电压下降，比较器输出逻辑比较器输出逻辑1，计数器计数从，计数器计数从0开始计数。开始计数。第42页，共51页，编辑于2022年，星期六1定时积分定时积分:在确定的时间内对取样电压进行积分。在确定的时间内对取样电压进行积分。当进位当进位C=1时，下一个时，下一个CP脉冲使计数器复零、脉冲使计数器复零、JK触发器触发器QS=1，定时积分结束，定压积分开始。，定时积分结束，定压积分开始。积分时间：T1=2nTCP正比于取样电压第43页，共51页，编辑于2022年，星期六2定压积分定压积分:对基准电压对基准电压-VREF做定压积分做定压积分。定时积分结束时，计数器复零，JK触发器QS=1，比较器输出逻辑1，计数器从0继续计数。开关S1选择基准电压-VREF，积分器开始对基准电压-VREF做定压积分。第44页，共51页，编辑于2022年，星期六2定压积分定压积分:比较器输出逻辑0，计数器停止计数，并保持计数结果BZ（通常为自然二进制数）。输出数字量正比于取样电压第45页，共51页，编辑于2022年，星期六3.双积分双积分ADC的优缺点的优缺点双积分双积分ADC的转换精度高。的转换精度高。转换过程中有2次积分，2次计数。2次积分相互抵消了同一个积分器的误差，包括时间常数RC和运放的误差，它们不影响转换结果。2次计数的时钟周期相同，周期的大小也不影响转换结果。所以，双积分ADC的转换精度高。第46页，共51页，编辑于2022年，星期六3.双积分双积分ADC的优缺点的优缺点双积分双积分ADC抗干扰和噪声能力强。抗干扰和噪声能力强。对于平均值为0的周期干扰电压，取定时积分时间T1是其周期的整倍数，可消除周期干扰电压对积分器输出的影响。例如，对于工频（50 Hz）干扰电压，取T1=20或40 mS，可消除工频干扰。噪声是平均值为0 的随机电压，积分器可以极大地抑制噪声的影响。同样，短时脉冲干扰电压对积分器输出影响也极小。第47页，共51页，编辑于2022年，星期六3.双积分双积分ADC的优缺点的优缺点双积分双积分ADC的模数转换时间长，一般达到几十个毫秒以上。的模数转换时间长，一般达到几十个毫秒以上。双积分ADC的模数转换时间长，最长转换时间TTR为典型的单片集成产品有CB7106/7126、CB7107/7127。第48页，共51页，编辑于2022年，星期六11.3.5 ADC的主要技术指标的主要技术指标1.转换精度转换精度通常用通常用分辨率和转换误差分辨率和转换误差描述描述ADC的转换精度。的转换精度。分辨率分辨率:输入电压范围可能被等分的数目。输入电压范围可能被等分的数目。一个一个n位二进制码位二进制码ADC理论上可将输入电压范围分为理论上可将输入电压范围分为2n个等份，个等份，故分辨率为故分辨率为2n，简述为，简述为n位分辨率位分辨率。分辨率也可用十进制数表示分辨率也可用十进制数表示。例如，。例如，分辨率表示可将输分辨率表示可将输入电压分为入电压分为2000个等份。如果满量程输入电压是个等份。如果满量程输入电压是2V，则最小可，则最小可分辨的输入电压为分辨的输入电压为1mV。分辨率表示ADC在理论上可能达到的精度。实际的精度与ADC的元件参数有关。它们是基准电压、电阻网络、模拟开关、运放的特性和工作温度等。它们使输出数字量偏离理论值，产生转换误差。最大转换误差通常是 第49页，共51页，编辑于2022年，星期六2.转换速度转换速度并联比较并联比较ADC的转换速度最快：数十个的转换速度最快：数十个nS。逐次比较逐次比较ADC的转换速度次之：的转换速度次之：10100S。间接型间接型ADC的转换速度较慢：的转换速度较慢：mS级。级。例如，双积分ADC的转换时间在几十毫秒到几百毫秒之间。但间接型ADC抗干扰能力强。前述的ADC电路仅完成量化和编码。一次完整的模数转换包括取样、保持、量化和编码。所以，实现一次完整的模数转换时间应包括取样和保持电路的取样时间和孔径时间（取样保持电路由取样到保持的转换时间），以及ADC的转换时间。ADC的转换速度是指完成一次模数转换所需的时间。的转换速度是指完成一次模数转换所需的时间。第50页，共51页，编辑于2022年，星期六作 业11.111.3 11.511.711.911.2 11.1311.1611.1711.9第51页，共51页，编辑于2022年，星期六