[精选]微机总线技术与总线标准课件.pptx

第第4 4章章 总线技术与总线标准总线技术与总线标准4学时学时1第第4 4章章 总线技术与总线标准总线技术与总线标准4 4课时课时4.1 总线技术总线技术掌握掌握 总线技术概述总线技术概述总线仲裁总线仲裁总线操作与时序总线操作与时序4.2 总线标准总线标准理解理解 片内片内AMBA总线总线PCI系统总线系统总线异步串行通信总线异步串行通信总线24.1 总线技术n总线是计算机系统中的信息传输通道，由系统中总线是计算机系统中的信息传输通道，由系统中各个部件所共享各个部件所共享。总线的特点在于公用性，总线的特点在于公用性，总线总线由多条通信线路线缆组成由多条通信线路线缆组成n计算机系统通常包含不同种类的总线，在不同层计算机系统通常包含不同种类的总线，在不同层次上为计算机组件之间提供通信通路次上为计算机组件之间提供通信通路n采用总线的原因采用总线的原因:u非总线结构的非总线结构的N个设备的互联线组数为个设备的互联线组数为N*N-1/2u非总线结构的非总线结构的M发发N收设备间的互联线组数为收设备间的互联线组数为M*Nn采用总线的优势采用总线的优势u减少部件间连线的数量减少部件间连线的数量u扩展性好，便于构建系统扩展性好，便于构建系统u便于产品更新换代便于产品更新换代3总线要素总线要素n线路介质线路介质u种类：种类：有线电缆、光缆、无线电磁波有线电缆、光缆、无线电磁波u特性特性 原始数据传输率原始数据传输率 带宽带宽 对噪声的敏感性：对噪声的敏感性：内部或外部干扰内部或外部干扰 对失真的敏感性：对失真的敏感性：信号和传输介质之间的互相作用引起信号和传输介质之间的互相作用引起 对衰减的敏感性：对衰减的敏感性：信号通过传输介质时的功率损耗信号通过传输介质时的功率损耗n总线协议总线协议总线信号：总线信号：有效电平、传输方向有效电平、传输方向/速率速率/格式等格式等电气性能电气性能机械性能机械性能总线时序：总线时序：规定通信双方的联络方式规定通信双方的联络方式总线仲裁：总线仲裁：规定解决总线冲突的方式规定解决总线冲突的方式 如接口尺寸、形状等如接口尺寸、形状等其它：其它：如过失控制等如过失控制等4总线协议组件总线协议组件5总线分类总线分类按所处位置按所处位置数据传送范数据传送范围围片内总线片内总线芯片总线芯片总线片间总线、元件级总线片间总线、元件级总线系统内总线系统内总线插板级总线插板级总线系统外总线系统外总线通信总线通信总线非通用总线非通用总线与具体芯与具体芯片有关片有关通用标准总线通用标准总线地址总线地址总线控制总线控制总线按总线功能按总线功能数据总线数据总线并行总线并行总线串行总线串行总线按数据格式按数据格式按时序关系按时序关系握手方式握手方式同步同步异步异步半同步半同步同步同步异步异步6外部总线、外部总线、系统系统外总线外总线如并口、串口如并口、串口系统总线、系统总线、系统系统内总线内总线如如ISAISA、PCIPCI片片间间总线总线三总线形式三总线形式片内总线片内总线单总线形式单总线形式计算机系统的四层总线结构运算器运算器寄存器寄存器控控制制器器CPU存储存储芯片芯片I/O芯片芯片主板主板扩展扩展接口板接口板扩展扩展接口板接口板计算机系统计算机系统其其 他他 计算机计算机系系 统统其其 他他仪仪 器器系系 统统7总线的组织形式总线的组织形式n组织形式：单总线、双总线，多级总线组织形式：单总线、双总线，多级总线n单总线单总线u特征：存储器和特征：存储器和I/O分时使用同一总线分时使用同一总线u优点：结构简单，成本低廉，易于扩充优点：结构简单，成本低廉，易于扩充u缺点：带宽有限，传输率不高可能造成物理缺点：带宽有限，传输率不高可能造成物理长度过长长度过长8双总线双总线n特征：存储总线特征：存储总线+I/O总线总线n优点：提高了总线带宽和数据传输速率，克服优点：提高了总线带宽和数据传输速率，克服单总线共享的限制，以及存储单总线共享的限制，以及存储/IO访问速度不访问速度不一致而对总线的要求也不同的矛盾一致而对总线的要求也不同的矛盾n缺点：缺点：CPU繁忙繁忙9多级总线多级总线n特征：高速外设和低速外设分开使用不同的总线特征：高速外设和低速外设分开使用不同的总线n优点：高效，进一步提高系统的传输带宽和数据优点：高效，进一步提高系统的传输带宽和数据传输速率传输速率n缺点：复杂缺点：复杂10微机的典型多级总线结构微机的典型多级总线结构存储存储总线总线高速高速IO总线总线低速低速IO总线总线1112微机系统中的内总线插板级总线13微机系统中的外总线通信总线14总线分类总线分类按所处位置按所处位置数据传送范数据传送范围围片内总线片内总线芯片总线芯片总线片间总线、元件级总线片间总线、元件级总线系统内总线系统内总线插板级总线插板级总线系统外总线系统外总线通信总线通信总线非通用总线非通用总线与具体芯与具体芯片有关片有关通用标准总线通用标准总线地址总线地址总线控制总线控制总线按总线功能按总线功能数据总线数据总线并行总线并行总线串行总线串行总线按数据格式按数据格式按时序关系按时序关系握手方式握手方式同步同步异步异步半同步半同步同步同步异步异步15三总线MPURAMROMI/O接口接口外设外设ABDBCB哈佛体系结构哈佛体系结构DSP程序程序数据数据I/O接口接口外设外设程序地址程序地址数据读地址数据读地址数据写地址数据写地址程序读总线程序读总线数据读总线数据读总线程序程序/数据写数据写数据数据程序程序冯冯诺依曼诺依曼体系结构体系结构16典型的控制信号典型的控制信号n总线的控制信号总线的控制信号u存储器写信号存储器写信号u存储器读信号存储器读信号uI/O写信号写信号uI/O读信号读信号u总线请求信号总线请求信号u总线授予信号总线授予信号u中断请求信号中断请求信号u中断应答信号中断应答信号u时钟信号时钟信号u复位信号复位信号17总线隔离与驱动总线隔离与驱动n不操作时把功能部件与总线隔离不操作时把功能部件与总线隔离u同一时刻只能有一个部件发送数据到总线上同一时刻只能有一个部件发送数据到总线上n提供驱动能力提供驱动能力u数据发送方必须提供足够的电流以驱动多个部数据发送方必须提供足够的电流以驱动多个部件件n提供锁存能力提供锁存能力u具有信息缓存和信息别离能力具有信息缓存和信息别离能力18总线电路中常用器件总线电路中常用器件n三态总线驱动器三态总线驱动器u驱动、隔离驱动、隔离u单向、双向单向、双向A A0 0B B0 082868286OEOET TA A1 1A A2 2A A3 3A A5 5A A4 4A A6 6A A7 7B B1 1B B2 2B B3 3B B5 5B B4 4B B6 6B B7 719锁存器锁存器n信息缓存有时也具有驱动能力信息缓存有时也具有驱动能力n信息别离地址与数据别离信息别离地址与数据别离STBSTBDI0DI0DI1DI1直通直通直通直通保持保持保持保持高阻高阻高阻高阻DO0DO0DO1DO1DODO0 0DODO1 1DODO2 2DODO3 3DODO4 4DODO5 5DODO6 6DODO7 7STBSTBV VCCCC828282821 12 23 34 45 56 67 78 89 910102020191918181717161615151414131312121111DIDI1 1DIDI2 2DIDI3 3DIDI4 4DIDI5 5DIDI6 6DIDI7 7OEOEGNDGNDDIDI0 0OEOE20微机系统的三总线结构微机系统的三总线结构21最最小小模模式式总总线线连连接接22 M/IO高高M低低IOCLKT1T2T3T4A150ALEA19A16/S6S3S6 S3A19A16AD15AD0 A15 0D15 0CPUCPU读存储器读存储器/IO/IO的时序图的时序图RDDT/RDEN23 M/IO高高M低低IOCLKT1T2T3T4A150ALEA19A16/S6S3S6 S3A19A16AD15AD0 A15 0D15 0CPUCPU读存储器读存储器/IO/IO的时序图的时序图RDDT/RDEN24微机系统三总线微机系统三总线地地5V读写读写控制控制读写读写控制控制读写读写控制控制CSH奇地址存奇地址存储体储体8284时钟时钟发生器发生器RESETREADYCBD7 D0D15 D8DBCSL偶地址存偶地址存储体储体CSI/O接口接口ABA0A1 A19BHESTB OE8282锁存器锁存器CPUMN/MX INTA RD CLK WRREADY M/IORESETALEBHE A19-A16 AD15-AD0DEN DT/R TOE 8286 收发器收发器AD15AD025单单CPUCPU系统系统80868086读操作读操作总线周期时序总线周期时序26单单CPUCPU系统系统80868086写操作写操作总线周期时序总线周期时序2728比较读比较读/写区别写区别?总线的性能指标总线的性能指标 n总线时钟频率：总线上的时钟信号频率总线时钟频率：总线上的时钟信号频率n总线宽度：数据线、地址线宽度总线宽度：数据线、地址线宽度n总线速率：总线每秒所能传输数据的最大次数。总线速率：总线每秒所能传输数据的最大次数。u总线速率总线速率=总线时钟频率总线时钟频率/总线周期数总线周期数u总线周期数：总线传送一次数据所需的时钟周期数总线周期数：总线传送一次数据所需的时钟周期数有些几个周期才能传输有些几个周期才能传输1 1个数据个数据n总线带宽：总线每秒传输的字节数总线带宽：总线每秒传输的字节数n同步方式同步方式n总线负载能力总线负载能力29总线宽度总线宽度n总线宽度：笼统地说，就是总线所设置的总线宽度：笼统地说，就是总线所设置的通信线路线缆的数目。具体地说，就通信线路线缆的数目。具体地说，就是总线内设置用于传送数据信号的数目为是总线内设置用于传送数据信号的数目为数据总线宽度，用于传输地址信号的数目数据总线宽度，用于传输地址信号的数目为地址总线宽度，如为地址总线宽度，如8位、位、16位、位、32位、位、64位等位等n数据总线宽度在很大程度上决定了计算机数据总线宽度在很大程度上决定了计算机总线的性能总线的性能n地址总线宽度则决定了系统的寻址能力地址总线宽度则决定了系统的寻址能力30总线带宽总线带宽n总线带宽总线带宽bus band width 表示单位时表示单位时间内总线能传送的最大数据量间内总线能传送的最大数据量bps/Bpsn用用“总线速率总线速率总线位宽总线位宽/8=时钟频率时钟频率总线总线位宽位宽/8总线周期数总线周期数表示表示u总线位宽：总线位宽：数据信号线的数目，同一时刻传数据信号线的数目，同一时刻传输的数据位数输的数据位数总线复用；成本、串扰；总线复用；成本、串扰；u时钟频率时钟频率总线偏离总线偏离skewskew、兼容性、兼容性31例例nCPU的前端总线的前端总线FSB频率为频率为400MHz或或800MHz，总线周期数为，总线周期数为1/4即即1个时钟周个时钟周期传送期传送4次数据次数据，位宽为，位宽为64bitu则则FSB的带宽为的带宽为40064/81/4=1.28GB/su或或80064/81/4=2.56GB/snPCI总线的频率为总线的频率为33.3MHz，位宽为，位宽为32位或位或64位，总线周期数为位，总线周期数为1u则则PCI总线的带宽为：总线的带宽为：33.332/8=133MB/su或或33.364/8=266MB/s324.1.2 4.1.2 总线仲裁总线仲裁n总线仲裁总线仲裁arbitration也称为总线判决，根据连接到总也称为总线判决，根据连接到总线上的各功能模块所承担任务的轻重缓急，预先或动态地线上的各功能模块所承担任务的轻重缓急，预先或动态地赋予它们不同的使用总线的优先级，当有多个模块同时请赋予它们不同的使用总线的优先级，当有多个模块同时请求使用总线时，总线仲裁电路选出当前优先级最高的那个，求使用总线时，总线仲裁电路选出当前优先级最高的那个，并赋予总线控制权并赋予总线控制权n其目的是合理地控制和管理系统中多个主设备的总线请求，其目的是合理地控制和管理系统中多个主设备的总线请求，以防止总线冲突以防止总线冲突n分布式分布式对等式对等式仲裁仲裁u控制逻辑分散在连接于总线上的各个部件或设备中控制逻辑分散在连接于总线上的各个部件或设备中u协议复杂且昂贵，效率高协议复杂且昂贵，效率高n集中式集中式主从式主从式仲裁仲裁u采用专门的控制器或仲裁器采用专门的控制器或仲裁器u总线控制器或仲裁器可以是独立的模块或集成在总线控制器或仲裁器可以是独立的模块或集成在CPU中中u协议简单而有效，但总体系统性能较低协议简单而有效，但总体系统性能较低33特点：各主控模块共用请求信号线和忙信号线，其优先级别由其特点：各主控模块共用请求信号线和忙信号线，其优先级别由其在链式允许信号线上的位置决定；在链式允许信号线上的位置决定；优点：具有较好的灵活性和可扩充性；优点：具有较好的灵活性和可扩充性；缺点：主控模块数目较多时，总线请求响应的速度较慢；缺点：主控模块数目较多时，总线请求响应的速度较慢；菊花链串行总线仲裁菊花链串行总线仲裁主控主控模块模块1主控主控 模块模块2主控模主控模块块N允许允许BG请求请求BR忙忙BB总线仲裁器总线仲裁器34三线菊花链三线菊花链仲裁原理仲裁原理n任一主控器任一主控器Ci发出总线请求时，使发出总线请求时，使BR1n任一主控器任一主控器Ci占用总线，使占用总线，使BB1，禁止，禁止BG输出输出n主控器主控器Ci没发请求没发请求BRi=0，却收到，却收到BGBGINil，则将，则将BG向后传递向后传递BGOUTiln当当BR1，BB0时，仲裁器发出时，仲裁器发出BG信号。此时，信号。此时，BG1，如果仲裁器本身也是一个主控器，如微，如果仲裁器本身也是一个主控器，如微处理器，则在发出处理器，则在发出BG之前之前BB0时，它可以占用时，它可以占用一个或几个总线周期一个或几个总线周期n假设假设Ci同时满足同时满足：本地请求：本地请求BRi=1；BB=0；检测到检测到BGINi端出现了上升沿。端出现了上升沿。接管总线接管总线。nCi接管总线后接管总线后，BG信号不再后传，信号不再后传，即即BGOUTi0 35主控模主控模块块1主控主控 模模块块2主控模主控模块块N允许允许BG请求请求BR忙忙BB总线仲裁器总线仲裁器各主控器有独立的各主控器有独立的各主控器有独立的各主控器有独立的总线请求总线请求BRBR、总线允许总线允许BGBG，互不影响，互不影响，互不影响，互不影响总线仲裁器直接识别所有设备的请求，并向选中的设备总线仲裁器直接识别所有设备的请求，并向选中的设备总线仲裁器直接识别所有设备的请求，并向选中的设备总线仲裁器直接识别所有设备的请求，并向选中的设备CiCi发发发发BGiBGi特点：各主控模块有独立的请求信号线和允许信号线，其优先特点：各主控模块有独立的请求信号线和允许信号线，其优先级别由总线仲裁器内部模块判定；级别由总线仲裁器内部模块判定；优点：总线请求响应的速度快；优点：总线请求响应的速度快；缺点：扩充性较差；缺点：扩充性较差；并行仲裁并行仲裁总线仲裁器总线仲裁器C1C2Cn总线总线BR1BG1BR2BG2BRnBGnBBBCLK（总线时钟）（总线时钟）36串并行二维仲裁串并行二维仲裁从下一设备主模块主模块1主模块主模块2主模块主模块3允许允许BG请求请求BR忙忙BB总线仲裁器总线仲裁器主模块主模块4到下一设备综合了前两种仲裁方式的优点和缺点综合了前两种仲裁方式的优点和缺点37分布式总线仲裁方式分布式总线仲裁方式n总线上各个设备都有总线仲裁模块总线上各个设备都有总线仲裁模块n当任何一个设备申请总线，置当任何一个设备申请总线，置“总线忙状态，总线忙状态，以阻止其他设备同时请求以阻止其他设备同时请求IN OUT主设备1IN OUT主设备2IN OUT主设备3IN OUT主设备4IN OUT主设备5总线请求总线忙+5V仲裁线总线384.1.3 4.1.3 总线操作与时序总线操作与时序n总线操作：计算机系统中，通过总线进行信息交总线操作：计算机系统中，通过总线进行信息交换的过程称为总线操作换的过程称为总线操作n总线周期：总线设备完成一次完整信息交换的时总线周期：总线设备完成一次完整信息交换的时间间u读读/写存储器周期写存储器周期u读读/写写IO口周期口周期uDMA周期周期u中断周期中断周期n多主控制器系统，总线操作周期一般分为四个阶多主控制器系统，总线操作周期一般分为四个阶段段u总线请求及仲裁阶段、寻址阶段、传数阶段和结束阶总线请求及仲裁阶段、寻址阶段、传数阶段和结束阶段段n单个主控制器系统，则只需要寻址和传数两个阶单个主控制器系统，则只需要寻址和传数两个阶段段39总线主控制器的作用总线主控制器的作用n总线系统的资源分配与管理总线系统的资源分配与管理n提供总线定时信号脉冲提供总线定时信号脉冲n负责总线使用权的仲裁负责总线使用权的仲裁n不同总线协议的转换和不同总线间数据传不同总线协议的转换和不同总线间数据传输的缓冲输的缓冲40总线时序总线时序n总线时序是指总线事件的协调方式，以实总线时序是指总线事件的协调方式，以实现可靠的寻址和数据传送现可靠的寻址和数据传送n总线时序类型总线时序类型u同步：所有设备都采用一个统一的时钟信号来同步：所有设备都采用一个统一的时钟信号来协调收发双方的定时关系协调收发双方的定时关系u异步：依靠传送双方互相制约的握手异步：依靠传送双方互相制约的握手handshake信号来实现定时控制信号来实现定时控制u半同步：具有同步总线的高速度和异步总线的半同步：具有同步总线的高速度和异步总线的适应性适应性41同步并行总线时序同步并行总线时序n特点特点u系统使用同一时钟信号控制各模块完成数据传输系统使用同一时钟信号控制各模块完成数据传输u一般一次读写操作可在一个时钟周期内完成，时钟前、一般一次读写操作可在一个时钟周期内完成，时钟前、后沿分别指明总线操作周期的开始和结束后沿分别指明总线操作周期的开始和结束u地址、数据及读地址、数据及读/写等控制信号可在时钟沿处改变写等控制信号可在时钟沿处改变n优点：优点：电路设计简单，总线带宽大，数据传输速电路设计简单，总线带宽大，数据传输速率快率快n缺点：缺点：时钟以最慢速设备为准，高速设备性能将时钟以最慢速设备为准，高速设备性能将受到影响受到影响同步时钟地址信号数据信号控制信号延时延时42异步并行总线时序异步并行总线时序n特点：系统中可以没有统一的时钟源，模块之间特点：系统中可以没有统一的时钟源，模块之间依靠各种联络握手信号进行通信，以确定下依靠各种联络握手信号进行通信，以确定下一步的动作一步的动作n优点：全互锁方式可靠性高，适应性强优点：全互锁方式可靠性高，适应性强n缺点：控制复杂，交互的联络过程会影响系统工缺点：控制复杂，交互的联络过程会影响系统工作速度作速度地址信号地址信号数据信号数据信号主设备主设备联络信号联络信号从设备从设备联络信号联络信号 准备好接收准备好接收M发送地址信号发送地址信号已收到数据已收到数据M撤销地址信号撤销地址信号完成一次传送完成一次传送S撤销数据信号撤销数据信号已送出数据已送出数据S发送数据信号发送数据信号43半同步并行总线时序半同步并行总线时序n特点：同时使用主模块的特点：同时使用主模块的时钟信号和从模块的和从模块的联络信号n优点：优点：兼有同步总线的速度和异步总线的可靠性与适应性兼有同步总线的速度和异步总线的可靠性与适应性Ready信号可作信号可作为慢速设为慢速设备的异步备的异步联络信号联络信号CLK信号信号作为快速作为快速设备的同设备的同步时钟信步时钟信号号444.2 4.2 总线标准总线标准n总线标准包括：总线标准包括：u逻辑标准：逻辑信号电平逻辑标准：逻辑信号电平u时序标准时序标准u电气标准电气标准u机械标准机械标准u通信协议通信协议454.2.1 SoC4.2.1 SoC的片内总线的片内总线n片上总线特点片上总线特点u简单高效简单高效结构简单：占用较少的逻辑单元结构简单：占用较少的逻辑单元时序简单：提供较高的速度时序简单：提供较高的速度接口简单：降低接口简单：降低IP核连接的复杂性核连接的复杂性u灵活，具有可复用性灵活，具有可复用性地址地址/数据宽度可变、互联结构可变、仲裁机制可变数据宽度可变、互联结构可变、仲裁机制可变u功耗低功耗低信号尽量不变、单向信号线功耗低、时序简单信号尽量不变、单向信号线功耗低、时序简单n片内总线标准片内总线标准uARM的的AMBA、IBM的的CoreConnectuSilicore的的Wishbone、Altera的的Avalon46ARMARM的的AMBA:AMBA:Advanced Microcontroller Bus ArchitectureAdvanced Microcontroller Bus Architecturen先进高性能总线先进高性能总线AHB Advanced High-performance Busu适用于高性能和高吞吐设备之间的连接，如适用于高性能和高吞吐设备之间的连接，如CPU、片上片上存储器、存储器、DMA设备、设备、DSP等等n先进系统总线先进系统总线ASBAdvanced System Busu适用于高性能系统模块。与适用于高性能系统模块。与AHB的主要不同是读写数据的主要不同是读写数据采用了一条双向数据总线采用了一条双向数据总线n先进外设总线先进外设总线APBAdvanced Peripheral Busu适用于低功耗外部设备，经优化减少了功耗和接口复杂适用于低功耗外部设备，经优化减少了功耗和接口复杂度度u适合较复杂的应用，需要遵守较简单的操作协议；拥有适合较复杂的应用，需要遵守较简单的操作协议；拥有众多的第三方支持众多的第三方支持47AMBAAMBA总线总线48AMBA2.0AMBA2.0总线结构图总线结构图高性能高性能ARM核核高性能片上高性能片上RAM高性能高性能DMAC核核高带宽片外存储器高带宽片外存储器接口接口桥桥键盘键盘UARTTimerPIOAHB or ASBAPB49IBMIBM CoreConnect CoreConnectn处理器局部总线处理器局部总线PLBProcessor Local Busu高带宽、低延迟、高性能高带宽、低延迟、高性能u连接高速连接高速CPU核、高速核、高速MEM控制器、高速控制器、高速DMAC等高等高性能设备性能设备n片内的外设总线片内的外设总线OPBOn-chip Peripheral Busu连接低性能设备，减少其对连接低性能设备，减少其对PLB的性能影响的性能影响u通过通过OPB桥实现桥实现PLB主设备和主设备和OPB从设备的数据传输从设备的数据传输n设备控制存放器总线设备控制存放器总线DCRDevice Control Registeru用于配置用于配置PLB设备和设备和OPB设备的状态存放器和控制存设备的状态存放器和控制存放器放器u减轻减轻PLB总线在低性能状态下的负荷总线在低性能状态下的负荷n方案完整，但一般用于高性能系统设计中如工方案完整，但一般用于高性能系统设计中如工作站，不太适合简单的嵌入式系统应用作站，不太适合简单的嵌入式系统应用50CoreConnectCoreConnect总线结构框图总线结构框图Embedded System高性能高性能CPU核核高速高速存储器存储器仲裁仲裁DMAC核核外部总线结构外部总线结构接口接口OPB 桥桥KeyboardUARTTimerPIOPLBOPBDCR51SilicoreSilicore的的WishboneWishbonen定义了一条高速总线的信号和总线周期。定义了一条高速总线的信号和总线周期。在复杂系统中可采用两条在复杂系统中可采用两条Wishbone总线分总线分别连接高速和低速设备，两条总线之间的别连接高速和低速设备，两条总线之间的接口简单接口简单n提供了提供了4种互连方式：两个种互连方式：两个IP核的点到点连核的点到点连接；多个串行接；多个串行IP核的数据流连接；多个核的数据流连接；多个IP核核的共享总线连接、高吞吐量的交叉开关的共享总线连接、高吞吐量的交叉开关n完全免费，开发性强；结构简单、互连灵完全免费，开发性强；结构简单、互连灵活；通常应用于简单的嵌入式控制器和一活；通常应用于简单的嵌入式控制器和一些高速系统中，但对高性能系统的支持不些高速系统中，但对高性能系统的支持不够够52AlteraAltera的的AvalonAvalonn主要用于主要用于Altera公司的公司的NIOS软核系统中实软核系统中实现现SOPCn规定了主设备和从设备之间进行连接的端规定了主设备和从设备之间进行连接的端口和通信时序，配置简单，可由口和通信时序，配置简单，可由EDA工具工具SOPC Builder快速生成快速生成n采用从设备仲裁技术，允许多个主设备真采用从设备仲裁技术，允许多个主设备真正同步操作，优化了数据流，提高了系正同步操作，优化了数据流，提高了系统统的吞吐量的吞吐量53AvalonAvalon的交换式总线结构的交换式总线结构54AMBAAMBA总线总线 nAMBA总线标准是由总线标准是由ARM公司推出的一种用于高性能嵌入公司推出的一种用于高性能嵌入式微处理器设计的片上总线标准，由于式微处理器设计的片上总线标准，由于AMBA总线的开放总线的开放性和其本身的高性能，以及由于性和其本身的高性能，以及由于ARM处理器的广泛应用，处理器的广泛应用，AMBA已成为已成为SOC设计中使用最广泛的总线标准。设计中使用最广泛的总线标准。n目前目前AMBA 总线标准的版本为总线标准的版本为3.0，它定义了三组不同的，它定义了三组不同的总线：总线：AMBA高性能总线高性能总线AHB，AMBA高性能系统总线高性能系统总线ASB和和AMBA 高性能外设总线高性能外设总线APB。nAHB作为高性能的系统中枢总线驱动速度较快的设备，支作为高性能的系统中枢总线驱动速度较快的设备，支持突发模式的数据传送和事务分隔，并支持流水线操作。持突发模式的数据传送和事务分隔，并支持流水线操作。nAPB则是作为传送速度较低的外围设备总线，驱动速度较则是作为传送速度较低的外围设备总线，驱动速度较慢的设备。慢的设备。55ARM处处 理理器核器核宽带片上宽带片上RAMDMA控控 制制器器宽带外部宽带外部RAM接口接口桥桥UART PIO定定 时时器器键键盘盘控控制器制器AHB或或ASB总线总线APB总线总线AHB的特性的特性：单个时钟边沿操作；单个时钟边沿操作；非三态的实现方式；非三态的实现方式；支持突发传输；支持突发传输；支持分段传输；支持分段传输；支持多个主控制器最多支持多个主控制器最多16个模块；个模块；可配置可配置32位位128位总线宽度；位总线宽度；支持字节、半字和字的传输。支持字节、半字和字的传输。典型的典型的AMBA构架构架56AHBAHB总线的接口信号总线的接口信号 nAHB 系统由主模块系统由主模块Master、从模块、从模块Slave和和基础结构基础结构Infrastructure3局部组成，整个局部组成，整个AHB总总线上的传输都是由主模块发出，由从模块负责回应。线上的传输都是由主模块发出，由从模块负责回应。基础结构则由仲裁器基础结构则由仲裁器arbiter、主模块到从模块的、主模块到从模块的多路器、从模块到主模块的多路器多路器、从模块到主模块的多路器、译码器、虚拟从、译码器、虚拟从模块、虚拟主模块等组成。模块、虚拟主模块等组成。AHB总线的接口信号总线的接口信号 时钟信号时钟信号仲裁信号仲裁信号地址信号地址信号控制信号控制信号写数据写数据读数据读数据响应信号响应信号 除了时钟与仲裁信号之外，其余的信号皆通过多路器传送。除了时钟与仲裁信号之外，其余的信号皆通过多路器传送。57AHB总线的互连总线的互连 58AHBAHB总线主模块接口总线主模块接口 59 AHBAHB总线从模块接口总线从模块接口 60AHBAHB总线仲裁器接口总线仲裁器接口 61AHBAHB基本传输基本传输 n在在AHB总线上，一次完整的传输可以分成两个阶段：总线上，一次完整的传输可以分成两个阶段：地址传送阶段与数据传送阶段。地址传送阶段传送的地址传送阶段与数据传送阶段。地址传送阶段传送的是地址与控制信号，这个阶段只持续一个时钟周期，是地址与控制信号，这个阶段只持续一个时钟周期，在在HCLK 的上升沿数据有效，所有的从模块都在这个的上升沿数据有效，所有的从模块都在这个上升沿采样地址信息。上升沿采样地址信息。n数据传送阶段传送的是读或写的数据和响应信号，这数据传送阶段传送的是读或写的数据和响应信号，这一阶段可以持续一个或几个时钟周期。当数据传送无一阶段可以持续一个或几个时钟周期。当数据传送无法在一个时钟周期完成时，可以通过法在一个时钟周期完成时，可以通过HREADY 信号来信号来延长数据传送周期，延长数据传送周期，HREADY信号为低电平时，表示信号为低电平时，表示传输尚未结束，于是就在数据传送阶段中参加等待周传输尚未结束，于是就在数据传送阶段中参加等待周期，直到期，直到HREADY信号为高电平为止。信号为高电平为止。62AHB基本传输过程基本传输过程 63AHB总线流水线操总线流水线操 64APBAPB总线总线 APB从单元的接口信号从单元的接口信号 APB主要主要用于低带用于低带宽的周边宽的周边外设之间外设之间的连接的连接 在在APB里面唯一的主模块就是与里面唯一的主模块就是与AHB总线相接的总线相接的APB 桥。桥。65APBAPB传输传输 nAPB上的状态图上的状态图 66 APBAPB写传输时序图写传输时序图 67APBAPB读传输时序图读传输时序图 68APBAPB桥桥 选选择择信信号号系统总线系统总线从模块接口从模块接口APB桥是在桥是在AMBA APB上唯一的总上唯一的总线主模块。线主模块。另外，另外，APB桥也是在更桥也是在更高层次系统高层次系统总线上的一总线上的一个从模块。个从模块。桥单元把系桥单元把系统总线传输统总线传输转化为转化为APB总线传输。总线传输。69APB桥的传输过程桥的传输过程 70n锁锁存存地地址址并并在在整整个个传传输输过过程程中中保保持持其其有有效效，直直到数据传送完成。到数据传送完成。n地地址址译译码码并并且且生生成成一一个个外外部部选选择择信信号号PSELx，在一次传输期间只有一个选择信号有效在一次传输期间只有一个选择信号有效.n写传送时驱动数据到写传送时驱动数据到APB总线上。总线上。n读传时驱动读传时驱动APB数据到系统总线上。数据到系统总线上。n为传送触发使能信号为传送触发使能信号PENABLE，使其有效。，使其有效。APBAPB桥的功能桥的功能71总线设计要素总线设计要素n信号线类型信号线类型u专用信号线专用信号线u复用信号线复用信号线n总线仲裁方法总线仲裁方法u集中仲裁集中仲裁u分布仲裁分布仲裁n总线定时方法总线定时方法u同步同步u异步异步n总线宽度总线宽度u地址总线宽度地址总线宽度u数据总线宽度数据总线宽度n数据传输类型数据传输类型u读读/写写/读读-修改修改-写写/写后读写后读/块传输联系传输块传输联系传输724.2.2 PCI4.2.2 PCI总线总线nPeripheral ponent Interconnect，外部，外部设备互连总线，在设备互连总线，在CPU与外设之间提供了与外设之间提供了一条独立的数据通道，使得每种设备都能一条独立的数据通道，使得每种设备都能直接与直接与CPU联系，支持即插即用联系，支持即插即用nPCI总线信号总线信号u必备的必备的PCI总线信号包括地址信号、数据信号、总线信号包括地址信号、数据信号、接口控制信号、错误报告信号、仲裁信号和系接口控制信号、错误报告信号、仲裁信号和系统信号统信号u可选的可选的PCI总线信号包括总线信号包括64位总线扩展信号、位总线扩展信号、接口控制信号、中断信号、接口控制信号、中断信号、Cache支持信号和支持信号和边界扫描信号边界扫描信号73PCIPCI总线架构总线架构nPCI总线是多层次总线总线是多层次总线74PCIPCI总线插座示意图总线插座示意图n根据电源电压和位数不同分为根据电源电压和位数不同分为4种种n长插槽长插槽188针，短插槽针，短插槽124针针75PCIPCI插槽实物照片插槽实物照片76PCIPCI总线信号总线信号77必备的必备的PCIPCI总线信号总线信号n地址和数据信号地址和数据信号uAD31:0，双向三态，双向三态uC/BE3:0，双向三态，低有效，双向三态，低有效uPAR，奇偶校验信号，双向三态，奇偶校验信号，双向三态n接口控制信号接口控制信号uFRAME，帧周期信号，低电平有效，帧周期信号，低电平有效uIRDY，主设备准备好信号，低电平有效，主设备准备好信号，低电平有效uTRDY，从设备准备好信号，低电平有效，从设备准备好信号，低电平有效uSTOP，从设备要求主设备停止当前数据传输，低电平，从设备要求主设备停止当前数据传输，低电平有效有效uIDSEL，初始化设备选择，输入，初始化设备选择，输入uDEVSEL，设备选择信号，低电平有效，设备选择信号，低电平有效78必备的必备的PCIPCI总线信号续总线信号续n错误报告信号错误报告信号uPERR，报告数据奇偶检验错，低电平有效，报告数据奇偶检验错，低电平有效uSERR，系统出错信号，低电平有效，系统出错信号，低电平有效n仲裁信号仲裁信号uREQ，总线占用请求信号，双向三态，低有效，总线占用请求信号，双向三态，低有效uGNT，总线占用允许信号，双向单台，低有效，总线占用允许信号，双向单台，低有效n系统信号系统信号uCLK：时钟，输入：时钟，输入uRST，复位，输入，复位，输入79可选的可选的PCIPCI总线信号总线信号n64位总线扩展信号位总线扩展信号uAD64:32，双向三态，双向三态uC/BE7:4，双向三态，低电平有效，双向三态，低电平有效uREQ64，64传输请求，低电平有效传输请求，低电平有效uACK64，表示从设备将用，表示从设备将用64位传输，低电平有效位传输，低电平有效uPAR64，奇偶双字节校验，双向三态，低电平有效，奇偶双字节校验，双向三态，低电平有效n接口控制信号接口控制信号uLOCK，锁定信号，低电平有效，锁定信号，低电平有效n中断信号中断信号uINTA/INTB/INTC/INTD，中断信号，低电平有效，漏，中断信号，低电平有效，漏极开路极开路80可选的可选的PCIPCI总线信号续总线信号续nCache支持信号支持信号uSBO，试探返回信号，低电平有效，输入或输出，试探返回信号，低电平有效，输入或输出uSDONE，表示命中一个缓冲行，输入或输出。有效时，表示命中一个缓冲行，输入或输出。有效时，说明探测完成，无效时，说明探测结果仍未确定说明探测完成，无效时，说明探测结果仍未确定n边界扫描信号边界扫描信号uTDI，数据输入，数据输入uTDO，数据输出，数据输出uTCK，时钟，时钟uTMS，模式选择，模式选择uTRST，复位，复位81PCIPCI总线命令表总线命令表C/BE3:2命令类型说明0000中断应答中断识别0001特殊周期0010I/O读从I/O口地址中读数据0011I/O写向I/O口地址空间写数据0100保存0101保存0110存储器读从内存空间映像中读数据0111存储器写从内存空间映像中写数据1000保存1001保存1010配置读1011配置写1100存储器多行读1101双地址周期1110存储器读一行1111存储器写并无效m1这这个也是多了冒号个也是多了冒号82PCIPCI总线读时序总线读时序n突发读时序，可连续多字节操作突发读时序，可连续多字节操作834.2.3 4.2.3 异步串行通信总线异步串行通信总线n串行总线上的信息则按位传输，通常只需串行总线上的信息则按位传输，通常只需1根或根或2根数据线，根数据线，没有地址总线、控制总线没有地址总线、控制总线n采用差分信号采用差分信号diffe