数电课后习题测验及答案.pdf

题1.1 完成下面的数值转换：(1)将二进制数转换成等效的十进制数、八进制数、十六进制数。(0011101).(11011.110)、(110110111),解：(0011101)2=1X24+1X23+1X22+1X2O=(29)|O(0011101),=(0 011 101)2=(35)s(0011101),=(0001 H O I=(I D)I6(27.75)10,(33.6%,(1B.C)16；(439)10,(667)8,(1B7)16：(2)将十进制数转换成等效的二进制数(小数点后取4位)、八进制数及十六进制数。(89)10(1800)I。(23.45)1 0解得到：(1011001),(131),(59),：Z o 1 0(2)(11100001000)2，(3410)g,(708)母(10111.0111),(27.31),(17.7)Z.o 10(3)求出下列各式的值。(54.2),=()“,(127)=()(3AB6),=()dlo 1U o lo lo 4解 (84.125)(0；(57)16；(3222312)4；题1.2 写出5位自然二进制码和格雷码。自然二进制吗，格雷鼻000000000000000001P0001000100011“00010，00100011000101-001100110”00101P001100100010001100，0100打0110010101110101011101100，01010，0110010101110100八01111“01000P10000“11000，100011001P10010/1101Id10011P1101010100“11110。101011111310110。1110IP1011Id11100，11001010o-1100八10101，110101011K-11011“10110，11100，1001011101，10011P11110“10001“11111“100002题 1.3 用余3 码表示下列各数(8)10 (7)10 (3)10解(1)1011；(2)1010；(3)0110题 1.4 直接写出下面函数的对偶函数和反函数。X =(AB,+C)D+)CY=AB+(A+C)(C+DE)Y=A+(B+C+(D+E)Y=A+B+C)ABC解(1)YD=(A+B,)C+D)E+C,Y=(A+B)C+D)E+C 丫。=(A+B)(AC+C(D+E),Y=(A+C(D+E)(3)yo=A(BC(DE),Y=A(BC(DE)y(4)y D =ABC+A+B+C,Y=ABC+A+B+C题 1.5 证明下面的恒等式相等(AB+C)B=ABC+ABC+ABCAB+B+AB=A+BBC+AD=(A+B)(B+)(71+C)(C+D)(A+C)(B+D)(B+D)=AB+BC1、(AB+C)B=AB+BC=AB(C+C)+(A+A)BC=ABC+ABC+ABC+ABC=ABC+ABC+ABC2、AB+B+AB=A+B+AB=A+B+B=A+B3、左=B C+A D,对偶式为(B+C)(A+D)=AB+AC+BD+CD右=(A+B)(B+D)(A+C)(C+D),对偶式为：AB+AC+BD+CD对偶式相等，推得左=右。4、(A+C,)(B+D)(B+D)=(A+C,)(B+BD+BD)=(A+C)B=AB+BC题 1.7 在下列各个逻辑函数中，当变量A、B、C 为哪些取值组合时，函数Y的值为1。Y=AB+BC+ACY=AB+ABC+AB+ABC丫 =AB+ABC+AB+ABCY=AB+BC(A+B)Y=AB+BC+A*C=AB(C+C)+BC(A+AHACCB+B1)=m7+m6+ml+m3使以上四个最小项为1 时，Y 为 1.即：111；110；Oil；001(2)000,001,011,100(3)100,101,000,011,010,111(4)110,111,010题 1.8 列出下面各函数的真值表Y=AB+BC+AC Y=AB+BC+ACI 2Y=ABC+ABC Y AB+BC+ACI 2题 1.9 在举重比赛中，有甲、乙、丙三名裁判，其中甲为主裁判，乙、丙为副裁判，当主裁判和一名以上（包括一名）副裁判认为运动员上举合格后，才可发出合格信号、列出该函数的真值表。设 4 为主裁判，真值表如下表所示。题 1.10 一个对4 逻辑变量进行判断的逻辑电路。当 4 变量中有奇数个1 出现时，输出为1；其他情况，输出为0。列出该电路的真值表，写出函数式。Y=ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD题 1.1 1 已知逻辑函数真值表如右表所示，写出对应的函数表达式。将 Y 为 1 对应的最小项相加，就可以得到函数式。Y=ml+m2+in4+m5+m7=AB,C+ABC+ABC+ABC+ABC同理可以得到题1.12的函数式：Y=A,B,C,D+A,B,CD,+A,BC,D,+A,BCD+ABCD,+ABCD+ABCD+ABCD题 1.1 3 写出如下图所示的各逻辑图对应的逻辑函数式。y =(A B )(4 B)y =A B与=(A 5)+(BCyy=ABC题 1.1 4 写出如下图所示的各逻辑图对应的逻辑函数式。(a)E(b)Y1=(A+B)*),+(CfD)*Y2=(AB)E+(B,CD)E)，题 1.1 5 利用公式法将下列各函数化为最简与或式。(1)Y=AB,C+A,+B+C*=B,C+A*+B+C,=C+AB+C=1(2)Y=(A，BC)+(AB，)*=A+B,+C,+A,+B=1(3)Y=AB,CD+ABD+AC,D=AD(B,C+B+C,)=AD(4)Y=AB，(A支D+(AD+BC)(+B)=AB，(A，CD+(AD+B，C)*)XAB1),=0(5)Y=AC(C D+A B)+BC(B,+AD)*+CE)=BC(B,+AD)(CE)=ABCDE(6)Y=AC+AC,D+AB*ET,+B(D+E)+BC*DE*+BCT+ABET=AC+AD+AB*E,F,+B(D+E)+BC(D+E)+ABET=AC+AD+B(D+E)+AE*(BOF)题 1.1 6 写出下图中各逻辑图的逻辑函数式，并化简为最简与或式。B-p t 0-(b)(a)Y=(AB,C),(BC1),)1=AB,C+BC,(b)Y=(A，+B)，+(A+BT+(B+Cf),),=(A，+B)(A+B，)(B+C)=(AB+A*B*)(B+C)=AB+A，B C(c)Y l=(A B (A D 5)，=AB*+AD*CY2=(ABf)XAD-C1),(A,C,D)(ACD)1=AB*+ADC+ACD+ACD=ABf+ADC+ACD+ACD(d)Yl=(AB)+(A+B)C)1=AB+(A+B)C=AB+BC+ACY2=(A+B)+C=BC+AC题 1.1 7 将下列各函数式化为最小项之和的形式。Y=A,BC+AC+B,C=A，BC+A(B+B)C+(A+A，)BP=A,BC+ABC+AB,C+A，B，CY=AB+(BC)t(C*+D,)*)*=AB+B+C*+Df=B+C+D，=S m(0,124 息 6,7,8910,12,13,14,15)Y=AB,C,D+BCD+A,D=Em(135,73,15)Y=(A+B)(C+D),=AOB+COD=E m(0,1234,7,8,11,12,13,14,15)题 2-1 三极管的开关特性指的是什么？什么是三极管的开通时间和关断时间？若希望提高三极管的开关速度，应采取哪些措施？解：三极管在快速变化的脉冲信号的作用下，其状态在截止与饱和导通之间转换，三极管输出信号随输入信号变化的动态过程称开关特性。开通时间是指三极管由反向截止转为正向导通所需时间，即开启时间(是三极管发射结由宽变窄及基区建立电荷所需时间)关断时间是指三极管由正向导通转为反向截止所需的时间，即关闭时间(主要是清除三极管内存储电荷的时间)三级管的开启时间和关闭时间总称为三极管的开关时间，提高开关速度就是减小开关时间。因 为 有 f t toff on s f的大小是决定三极管开关时间的主要参数。所以为提高开关速度通常要减轻三极管饱和深度题 2-2 试写出三极管的饱和条件，并说明对于题图2-62的电路，下列方法中，哪些能使未达到饱和的三极管饱和.7?八；(2)7?cX ；/T，：(4)%c T ：解：三极管的饱和判断条件为 i 1B BSV-V.6-V i=cc CESF 眸 B S 吸所以，能使君达到饱和的三极管饱和的方法：R I P Tb题 2-5 为什么说TTL反相器的输入端在以下4 种接法下都属于逻辑0?(1)输入端接地。(2)输入端接低于0.8V的电源。输入端接同类门的输出低电压02V。(4)输入端接200解：(2)因为TT L反相器VIL(max)=0.8Y相当于输入低电平。(4)因为TTL反相器接的输入端负载题 2-6 为什么说TTL反相器的输入端在以下4 种接法下都属于逻辑1?(1)输入端悬空。(2)输入端接高于2V 的电源。(3)输入端接同类门的输出高电压3.6V。(4)输入端接10k的电阻到地。(1)如果输入端A 悬空，由下图TTL反相器电路可见，反相器各点的电位将和A 端接高电平的情况相同，输出也为低电平。所以说TTL反相器的输入端悬空相当于接高电平。(2)因为TTL反相器V,=2.0V 输入端接高于2 V 的电源相当于输入高电平。(此时反相器输出低电平)(4)因为TTL反相器接的输入端负载，则 TTL反相器输出低电平。所以输入端接的电阻到地相当于接高电平。题备7 指出图2-65中各门电路的输出是什么状态(高电平、低电平或高阻态)。已知这些门电路都是74系列的TTL电路。解：根 据 TT L反相器电路输入端负载特性：关门电阻开门电阻同时考虑图中各逻辑门的功能特点：嚷10 kQ题 2-8 说 明 图 2-66中各门电路的输出是高电平还是低电平。已知它们都是74H C系列的CMOS电路。解：根据CMOS门在输入正常工作电压0血 口 时，输入端的电流为“。的特点，则接输入端电阻时，电阻两端几乎没有压降值。答案如下：题 2.9 用 O C 门实现逻辑函数Y =(AB)(BC)D画出逻辑电路图。题2-10分析题图备67所示电路，求输入S I、S0各种取值下的输出Y,填入2.11在题图2-68所示的TTL门电路中，要实现下列规定的逻辑功能时，其连接有无错误？如有错误请改正。(a)(c)Y=AB+C)解：原图都有错误：(a)图的普通宜L门不可输出端“线与”连接，TTL门只有OC门可输出端线与连接；(b)图应把接VCC处改为接逻辑“0”，才能实现;(c)图原来不能实现；原图需作如下修改：题2-15试说明在下列情况下，用万用表测量图2-71中的端得到的电压各 为多少:(1)悬空；(2)接低电平(0NV)；(3)接高电平(32V)；(4)经51电阻接地；(5)经10k电阻接地。图中的与非门为74系列的TTL电路，万用表使用5V 量程，内阻为20k/V解：根据T T L 门电路输入端负载特性和T T L 与非门的逻辑功能解题。(1)悬空时：图 2-71的等效电路如图(a)所示，悬空的端连接的发射结不导通，只有端的发射结导通，总电路等同一个反相器。万用表相当一个 20k 以上的大电阻接在和地之间。因为20k(2.0 k C),根据反相器输入端负载特性，则=1.4V2)接低电平(0.2V)时:连接 端的发射结导通,V B 1被箝位在0.9乂此时接端 的发射结也导通，发射结压降0.7 V,因此=0.2V。(3)接高电平(3NV)：情 况 同(1),贝！J =1.4V(4)经 5 1 电阻接地：图2-71的等效电路如图(b)所示,由图可由下式求得的 电压值：求得=0.05Y 则=0.05V(5)经 10k电阻接地：则=1.4V(此时 也 为 1.4 V,只 是 10k电阻上和20k电阻上各自的电流值不同)。题 2 4 6 若将图备7 1 中的门电路改为CMOS与非门，试说明当为题2 4 5 给出的五种状态时测得 的各等于多少？解:因 为 CMOS门在输入工作电压(0VDD)时，输入端电流为0,所以万用表的等效内阻(20K)压降为0,则给出的五种状态时测得的 均为0V。题 3.1 分析如图示电路的逻辑功能。Y=(A,+B)(A+B)C),V=AB+(A+B)C=AB+AC+BC三人表决电路。题 3.2 如图所示电路中S1S0取不同值时输出Y的逻辑表达式。A，SI soY0 00 1A+B(A+B)，Y=(A eS1)+(B SI)SO1 01 1(AB)AB题 3 3 编码器的逻辑功能是什么？普通编码器和优先编码器的主要区别是什么？编码器是将m路输入数据按一定规律编成n位二进制码，普通编码器和优先编码器的主要区别是普通编码器只能处理某一时刻只有一路有效的信号，优先编码器允许多路信号同时有效，但某一时刻只能对优先级别最高的信号编码。题 3.4 若区分30个不同的信号，应编成几位码，若用74HC148构成这样的编码器应采用几片74HC148.2430o43 973.8题l Y o O-r；1 Y|AHMA Y，MA Y；2 YOA)72 Y|A Y：2 丫 2 f2 Y 3。一片题3.9设计两个2位二进制数乘法电路，要求：（1）用与非门设计；（2）用译码器设计。AP丁000000011111函数式：Y3=A,B C*DY2=ACD+AB,CY1=A BC+BCD+AC D+AB,DYO=BD(2)用译码器设计(实验)函数式：Y3=ml5Y2=ml0+mll+ml4Y l=(6,7,9,11,13,14)Y0=E(5,7,13,15)因有4 个输入用两片74138构成4-16译码器题 3.1 0 有一火灾报警系统，有 3 种不同类型的火灾探测器，为防止误报警，当两种或两种以上探测器发出火灾探测号时，电路才产生报警信号。用 1 表示有火灾，用 0 表示没有火灾。设计实现该逻辑功能的数字电路。Y=AB+AC+BC=(AB),(AC)(BQ,)题 3.11(1)当 时 ，7448的输入为何值，数码管显示何字符。(2)当只有 时，7448的输入为何值，数码管显示何字符(3)当 均为1 时,7448的输入为何值，数码管显示何字符。S Y Yhx 工 作 状 态|1 1-L 禁 止 编 码0 1 可 编 码，无 有 效 信 号|o 1 一 编 码0 0不 可 能 出 现(1)7448 输入为 LT=L 0111,显示“7”。(2)7448 输入为 LT=L 0000,显示0。(3)7448 输入为 I/T=0,0000,显示“8”。题 3.1 3 分析图示电路的功能，当输入如图所示时，哪一个发光二极管亮？逻辑功能是两个4 位二进制数相加，输出结果与10比较大小，D 2亮s 8 s qXABB3 2 1 03 21 0BB BBA AAAIAIAIA0-E 8 Z S、_ S3 21 032 1 0A AAAB B BB0-I0I01 0r题3.14用集成3线一8线译码器74HC138实现下列一组逻辑函数，画出逻辑图。F=AB+ACy(4,B,C)=Z m(0,M,6)Y3=A+BC+ABCy=Lm(o,iA7)Y(A,B,C)=Zm(0,l,6)F=Zm(0,l,2,3,6,7)写成最小项和的形式:YO Y.Y2Y3YIY5Y6Y78CXA 2A I A(E 1E2 F,二148c1题3.15用8选1数据选择器74HC151实现，Y=Aff+AC+BC+CD画出逻辑图，74HC151功能表见下表。YYA-S2B-Si 74HC153E 1()1 1 2 13 L1 5】6 711 LI me:D-1Zo=D,Z=1,/=D J3=1人=1，16=1J广口题 3.1 6 用译码器74HC138设计全加器。A BCIs co0001000100010000111110010101011100111111S=m0+m3+m4+m7CO=m3+m5+m6+m78 m-OHX18c题 3.1 7 试用4 片 74HC138设计5 线32线译码器。IoTJBCDEA(Aj A2 EJ E2 E|74HCI38(I)YoY,Y2Y3Y4 Y5Y6Y7nnnnA()Aj A 2 E?Ej E|74HC 138(2)YOY,Y2Y3Y4 Y5Y6Y7nnnnAo Aj A?E.%E?E|74HC138C3)Y(IY,Y2Y,Y4 Y5Y6Y7wrmA。A】Aj EJ E?EI74HCI38C4)Yo Y.Y2Y5Y4 Y5Y6Y7TTTTTTTTYOY.Y2Y3JDoCDE题3.1 8用集成4位超前进位加法器74LS283设计一个两个4位二进制数的加碱运算电路，要求控制信号M=0时做加法运算，芯=1时做减法运算。C-D=C+D 补C 3GGQ50 25输血判断电路（实验）。真值表：用1表示允许输血ABCDY0 0 0 010 0 0 110 0 1 010 0 1 110 1 0 000 1 0 110 1 1 000 1 1 111 0 0 0 01 0 0 1 01 0 1 011 0 1 111 1 0 0 01 1 0 1 01 1 1 001 1 1 11CDY=(AC，+BD，)，=(AC，)，(BD，)，)，)，逻辑图：如果没有特殊要求可用与或非门实现。用四2 输入端与非门CD4011,和非门CD4069实现:Y=(AC+BD)=(AC,)(BD,)Y实验二 1.用T T L 与非门7420和非门7404实现“用三个开关控制一个灯电路”。设三个开关A再,C 都为0 时，灯灭(用Y=0)表示。真值表：函数式：Y=A，B C+A，BC，+AB，C+ABC=(A B,C)(A BC)(AB C)(A BC)ABA题 3.1 9 什么是竞争一冒险，当某一个门的两个输入端同时向相反方向变化时，是否一定会产生竞争一冒险。实际电路中，由于器件对信号的延迟作用而使电路的输出端有可能出现与稳态电路逻辑关系不符的尖峰脉冲现象称为组合电路的竞争一冒险。不一定产生。题 3.2 0 消除竞争一冒险的方法有哪些，各有何优点、缺点。有接入滤波电容、修改逻辑设计和引入选通脉冲3 种方法。1）接入滤波电容会使正常脉冲的上升时间和下降时间增加；（2）修改逻辑设计局限性较大；（3）引入选通脉冲是消除竞争一冒险行之有效的办法，但要注意选通脉冲的作用时间和脉冲宽度的选择。【题 4.1 如图4-34所示为由或非门构成的基本S R 触发器及输入信号的波形，请画出。和端的波形。【题 4.2 如图4-35所示为由与非门构成的基本S R 触发器及输入信号的波形，请画出。和。端的波形。【题 4.3如图4-36所示为同步S R 触发器，并给出了 CN衣和输入信号S、K 的波形，请画出。和。端的波形。设触发器初始状态为。=0。【题 4.4如图4-37给出了主从S R 触发器的C 4 及 S、R 的波形，请画出。和 端 的 波形。设触发器初始状态为0=0。CLK有误见更正 题 4.4如 图 4-37给出了主从S R 触发器的C L K 及 S、R的波形，请画出。和。端的波形。设触发器初始状态为。=0。【题 4.5如图4-38给出了主从SR 触发器的CZ/、S 及异步置1 端 SD，的波形，异步清 零 端 题，=1,请画出。和。，端的波形。CLK【题 4.6 如图4-39给出了主从JK 触发器的C L K、J、K的波形，请画出。和。端的波形。设触发器初始状态为0=0。【题 4.7如图4刈所示为主从JK 触发器的C 、J、K 端的波形，请画出。和。，端的波形。设触发器初始状态为。=0。【题 4.8如图外41给出了边沿触发的J K 触发器的逻辑符号图（下降沿触发）及CLK、J、K 端的波形，请画出。和。，端的波形。设触发器初始状态为0=0。CLKJKQQ【题 4.9如图条42给出了边沿触发的J K 触发器的逻辑符号图（上升沿触发）及CLK、J、K 端的波形，请画出。和 0 端的波形。设触发器初始状态为0=0。CLK【题 4.10如图i 4 3 给出了边沿触发的D 触发器的逻辑符号图（上升沿触发）及CLK、D端的波形，请画出。和。端的波形。设触发器初始状态为。=0。【题 4.11如图4-44中各触发器电路的特性方程，然后画出在连续时钟信号CN作用下的触发器。端波形。设触发器初始状态为6=0。CLK八；:CLK【题 4.12 列出图4-45电路的特性方程，根据图中给出A、B 端波形画出Q 和。，端的波形。设触发器初始状态为g=0。求解T，FF特性方程：Q*=rg5+TQ=(AB)g,+(AjB)，e=ABQ(上升沿动作)【题 5.14利用3 片集成十进制计数器74160接成三十六进制加法计数器。3 KC IKKD,EbE lD 74160(1)D3DD0ID.111、111 0 0 0,所以电路能自启动。(3)绘出电路图【题 5.17利用D 触发器设计一个同步七进制加法计数器。00100170010/0100/001170101/0110/0X X x/x000/100 0110000CHn13001 11 100100 c0X0。*=雾：+。2=（。耳2；工 一01111000000100000,所以电路能自启动。（3）绘 出 电 路 图（略）【题 5.18】设计一个数字钟电路，要求能用24小时制显示时、分、秒。解：设计提示：1、分别实现24、60、60进制三个计数器，用以实现时、分、秒三个模块；2、利用串行进位法将三个模块级联，秒模块输入1Hz频率的时钟信号；3、每个模块通过显示译码器（如 7448、7449）连接到数码管上，进行时间的显示。电路图略。题 6.1 试说明ROM和 RAM的区别，它们各适用于什么场合？题 6.2 试说明PROM种类，以及擦除和写入方法。题 63 试说明SRAM和 DRAM存储原理有何不同？题 6.4 一块ROM芯片有10条地址线，8 条数据线，试计算其存储容量是多少？题 6.5 某计算机具有16位宽度的地址总线和8 位宽度的数据总线，试计算其可访问的最大存储器容量是多少？如果计算机已安装的存储器容量超过此数值，会怎样？题 6.6 试用512X 4的 RAM芯片构成512x8的存储器。题 6.7 试用256 X 4 的 RAM芯片构成1024x4的存储器。需要一个怎样规格的二进制译码器？题 6.8 试说明Flash ROM有何特点和用途，与其他存储器比较有什么不同？题 6.9 试说明CPLD和 FPGA各代表什么，其可编程原理各是什么？题 6.1 0 试用VHDL语言设计六进制加法计数器。题 6.1 试说明ROM和 RAM的区别，它们各适用于什么场合？答：ROM断电后数据仍能保留，而RAM内数据会丢失；ROM主要适合要求数据永久存储的场合，而 RAM适合临时存储数据。题 6.2 试说明PROM种类，以及擦除和写入方法。答：PROM主要包括OTPROM、UVEPROM、EEPROM；紫外线擦除、FN隧道穿越擦除和写 入（隧道注入），以及热电子注入写入（雪崩注入）。题 63 试说明SRAM和 DRAM存储原理有何不同？答：SRAM利用触发器电路存储数据，能长期自行存储数据；而 DRAM利用电容效应存储数据，由于电容的漏电特性，DRAM本身不能长期保存数据，需要控制电路配合使用。题 6.4 一块ROM芯片有10条地址线，8 条数据线，试计算其存储容量是多少？答：210 x8比特=8K比特=1K字节。题 6.5 某计算机具有16位宽度的地址总线和8 位宽度的数据总线，试计算其可访问的最大存储器容量是多少？如计算机已安装存储器容量超过此数值，会怎样？答：216x8比特。如果超出此数值，超出部分计算机不能直接访问（使用）。题 6.6 试用512X 4 的 RAM芯片构成512x8的存储器。俨俨瞥瞥题 6.7 试用256 X 4 的 RAM芯片构成1024x4的存储器。需要一个怎样规格的二进制译码器？需要一个2 线到4 线的二进制译码器，输出低电平有效。题 6.8 试说明Flash ROM有何特点和用途，与其他存储器比较有什么不同？答：Flash ROM集成度高、成本低，适合便携设备长期存储数据。Flash ROM属于ROM,断电数据不丢失，集成度比EEPROM更高、容量更大、价格更低，擦除速度快。题 6.9 试说明CPLD和 FPGA各代表什么，其可编程原理各是什么？答：CPLD是复杂可编程逻辑器件的简写，FPGA是现场可编程门阵列的简写；CPLD基于乘积项编程原理，而 FPGA则是基于查找表的编程原理。题7 6试用555定时器设计一个单稳态触发器，要求输出脉冲宽度在1 5s范围内连续可调，取定时电容C=10“F tW=l-5s,-=jRCln3l.lCR=90.9 454.5k。题7.6用555定时器连接电路，要求输入如图所示，输出为矩形脉冲。连接电路并画出输出波形。题7.7用555定时器构成的多谐振荡器，欲改变其输出频率可改变哪些参数。V-VT=(R+R)C ln cc T1 1 2 V-VCC T+o-vT=RCn T+2 2 O-VT-T=T+T欲改变输出频率可改变R1,R2,C,VCC,VCO.题 7.8 若用555定时器构成一个电路，要求当VCO端分别接高、低电平时，VO端接的发声设备能连续发出高、低音频率，连接电路并写出输出信号周期表达式。用多谐振荡器：输出频率会随VCO的变化而变化。V-1/2VT=(R+R-co+R Cln2i 2 y-v 2cc co题 7.9 如图7 4）所示的电路中LL L2,L 3分别是什么电路。若R1=R2=48KQ,C=10p F,输出信号VO 的频率是多少。L 1为多谐振荡器；L 2为施密特触发器；L 3为单稳态触发器。施密特触发器和单稳态触发器均不改变输入信号的频率，VO 的频率仅由L 1的频率决定。(展 +24)CIn2=lHz题 7.1 0 如图7 4 1 所示的电路是由555定时器构成的开机延时电路。给定C=25|l F,R=91kD,VCC=12V,计算常闭开关 S 断开后，经过多长时间跳变为高电平。可用电阻两端电压计算时间S 断开，电阻R 上的电压降到l/3Vcc0.01 MFV (o o).V (0)R-R-V(0 0)-V(t)R R0-V=RCln cc=RCln3o-lv3 cc=91x 103 Qx 25 x 10-F x 1.1 25S也可用电容两端电压计算时间：两种方法结果相同v(oo)-v(0)S 断开，电阻C 上的电压上升到2/3VCCT=RClnD。V-0=RCln cc.=RCln3 2.5SV-vcc 3 cc题 7.1 2 图中，在 V I输入下用什么样的电路可以得到VO 的波形。N r(a)(a)用施密特触发器。1 J uK)I!1 J-L(b)(b)用单稳态触发器加反相器。治。!L.-t(c)(c)输入信号经微分电路使其变成窄脉冲，然后用单稳态触发器再加反相器。题 7.13图中，在 V I 输入下用什么样的电路可以得到V O 的波形。(a)先用施密特触发器变成矩形脉冲，然后再用单稳态触发器。(b)先将输入信号用反相器，然后用两级单稳态触发器。题 8.1 已知某8 位倒T 形电阻网络DAC电路中，输入二进制数10000000,输出模拟电压。当输入二进制数10101000时，计算输出模拟电压的大小。解：题 8.2 在如图8-28所示的DAC电路中，给定，试计算：(1)输入数字量的每一位为1 时在输出端产生的电压值。(2)输入为全1、全。和 1000000000时对应的输出电压值。解：倒 T 形电阻网络D A C 的公式1)-每一位的1在输出端产生的电压分别为-2.5V,-1.25V,-0.625V,-0.313V,-0.156V,-78.13mV,-39.06mV,-19.53mV,-9.77mV,-4.88mV(2)输入全1、全 0 和 1000000000时的输出电压分别为-4.995V,0 V 和-2.5V。题 83 对于一个8 位 DAC：(1)若最小输出电压增量为0.02V,试问当输入代码为01001111时，输出电压为多少？(2)若其分辨率用百分数表示，则应是多少？解：(1)最小输出电压增量对应输出代码最低位为1 的情况(即输入代码为00000001),所以当输入代码为01001111时，输出电压为(2)D A C 的分辨率用百分数表示最小输出电压与最大输出电压之比。对于该8 位 D A C,其分辨率用百分数表示为题 8.4 如 图 8-29所示是用CB7520和同步十六进制计数器74LS161组成的波形发生器电路。已知CB7520的，试画出输出电压的波形，并标出波形图中各电压的幅度。v0/V|O题 8.5 用一个4 位二进制计数器74LS16E 一个4 位数模转换电路和一个2 输入与非门设计一个能够产生如图8-30所示波形的波形发生器电路。题 8.6 若 ADC（包括取样一保持电路）输入模拟电压信号的最高变化频率为10kH z,试说明取样频率的下限是多少？完成一次模数转换所用的时间上限是多少？解：取样频率下限20kH z,所用时间上限50题 8.7 在 10位逐次渐近型ADC中，其 DAC输出电压波形与输入电压如图8-31所示。（1）求转换结束时，该 ADC的数字输出状态为多少？（2）若该DAC的最大输出电压为14.322V,试估计此时的范围。l/(LSB)(MSB)(LSB)逐次渐近寄存器（SAR）10 位 DAC(MSB)控制逻辑并行输出题 8.8 如果一个10位逐次渐近型A D C 的时钟频率为500kHz,试计算完成一次转 换操作所需要的时间。如果要求转换时间不得大于10,那么时钟信号频率应选多少？解：（1）n位逐次渐近型ADC完成一次转换操作所需要的时间为n+2个时钟周期，因为时钟频率为5 00k H z,所以转换时间为0-t l期间：则此时逐次渐近寄存器最高位被置0。t l-1 2期间：则此时逐次渐近寄存器 保 留1。t 2-1 3期间：则此时逐次渐近寄存器最高位被置0。t 3-1 4期间：则此时逐次渐近寄存器最高位被 置1。t 4-1 5期间：则此时逐次渐近寄存器最高位被 置1。t 5-1 6期间：则此时逐次渐近寄存器最高位被置0。t 6-1 7期间：则此时逐次渐近寄存器最高位被 置1 t 7-1 8期间：则此时逐次渐近寄存器最高位被置0。t 8-1 9期间：则此时逐次渐近寄存器最高位被 置1。t 9-tlO期间：则此时逐次渐近寄存器最高位据以上分析，该ADC的数字输出为d d d d d d d d d d 01 01 1 01 01 19 8 7 6 5 4 3 2 1 0被 置1。（2）由图 8-3 1 （b）的数字输出量可见，在-期间比 要大一些，故此时所代表的电压值比此时的 要 小，因此 的实际值是介于01 01 1 01 01 1所代表的模拟电压之间。01 01 1 01 1 00所代表的模拟电压与如果要求转换时间不得大于1 0 则所以要求时钟频率大于1.2 M H z题 8.9 在双积分A D C 中，试问：（1）两次积分完毕时输出电压分别为多少？（2）设第一次积分时间为，第二次积分时间为，总积分时间为，问输出数字量与哪个时间成正比。（3）若，其中 为参考电压，为输入电压，则转换过程会产生什么现象？解：（1）第一次积分完毕输出电压为 第二次积分完毕输出电压为（2）输出数字量与时间T2成正比。（3）若，双积分ADC第一次对输入电压 进行定时积分的时间将小于第二次对恒定基准电压 进行定值积分的时间，这样会使计数器在记满时仍达不到第二次积分的时间，会使转换结果错误。题 8.1 0 如果一个10位双积分型ADC的时钟信号频率为1M H z,试计算转换器的最大转换时间。解：转换所需时间，时钟频率是1MHz,所以最大转换时间为2.048ms