智能仪器设计基础微处理器系统设计.pptx
1/52第五讲 微处理器系统设计1、基本门电路反相器TTL与非门n 电平标准：1-2.4V5V;0-0.8Vn 输入电压：UIL，UIH n 输出电压：UOH，UOLn 输入电流：IIL，IIHn 输出电流：IOH,IOLn 传输延时：tPLH,tPHL第1页/共52页2/52微处理器系统设计第2页/共52页3/52微处理器系统设计2、基本存储单元（1）第3页/共52页4/52微处理器系统设计2、基本存储单元（2）静态RAM的存储单元第4页/共52页5/52微处理器系统设计2、基本存储单元（3）高速RAM IS61LV256（12ns）第5页/共52页6/52微处理器系统设计2、基本存储单元（4）动态RAM的存储单元及其构成第6页/共52页7/52微处理器系统设计2、基本存储单元（5）ROM的存储单元及其读写原理EPROME2PROM薄SiO2第7页/共52页8/52微处理器系统设计2、基本存储单元（6）E2ROM&FLASH第8页/共52页9/52微处理器系统设计2、基本存储单元（7）SST39LF/VF200A第9页/共52页10/52微处理器系统设计2、基本存储单元（8）铁电存储器(FRAM)第10页/共52页11/52微处理器系统设计2、基本存储单元（9）FM1608第11页/共52页12/52微处理器系统设计1、数字电路设计基础l差分方程代表数字电路设计的一般方法l如果数字电路中没有储存单元Qn，则这个电路为组合逻辑电路l如果数字电路中有储存单元Qn，则这个电路为时序逻辑电路l组合逻辑电路的输出y仅仅取决于当前输入xl时序逻辑电路的输出y则取决于当前输入x和当前存储状态Qnl时序的概念来自于存储状态的不断被更新（Qn+1）第12页/共52页13/52微处理器系统设计1、数字电路设计基础-组合逻辑设计（1）X1X2Y0Y1Y2Y30010000101001000101100012-4译码器真值表2-4译码器驱动方程最小乘积项2-4译码器的实现电路l译码器的每个输出代表输入信号的一个最小乘积项l最小乘积项为组合逻辑电路的最小组成第13页/共52页14/52微处理器系统设计1、数字电路设计基础-组合逻辑设计（2）X1X2X3Y1Y2Y3001110010101100011110001三输入三输出逻辑的真值表驱动方程最小乘积项逻辑化简l任何组合逻辑电路都可表示为最小乘积项的组合l卡诺图化简的根本原理是提取并合并同类项l例子给出的并不是逻辑上最简的实现，真值表是不完备的第14页/共52页15/52微处理器系统设计1、数字电路设计基础-组合逻辑设计（3）X1X2X3Y1Y2Y3001110010101100011110001三输入三输出逻辑的真值表驱动方程最小乘积项逻辑化简l不完备的真值表可以填写无关项，无关项可以作为逻辑1或者0来处理l无关项可以用来对逻辑电路进行化简l无关项代表的输出状态是不应该发生的，否则会造成混乱的输出000 xxx011xxx101xxx111xxx第15页/共52页16/52微处理器系统设计2、数字电路设计基础-时序逻辑设计（1）同步时序逻辑的电路设计宏单元模型l触发器是时序逻辑电路的元胞，用以存储信息或称状态机l触发器的个数代表状态机的维数l同步时序设计要求所有的状态机的切换总是在时钟的边沿处发生l时钟是时序电路推动力，也是所有时序电路同步工作的基准00Q1nQ2nRST=00110X1=0,X2=1X1=1,X2=011X1=1,X2=1X1=1,X2=0练习：基于宏单元模型的设计第16页/共52页17/52微处理器系统设计2、数字电路设计基础-时序逻辑设计（2）同步时序逻辑的电路设计查找表模型lRAM和ROM的存储单元可以作为状态机l地址总线可以作为输入和当前状态的反馈lRAM和ROM中存放每种输入条件下的输出状态，构成查找表结构l必须有专门的写入逻辑电路来实现对查找表的初始化00Q1nQ2nRST=00110X1=0,X2=1X1=1,X2=011X1=1,X2=1X1=1,X2=0练习：基于查找表模型的设计第17页/共52页18/52微处理器系统设计2、数字电路设计基础-时序逻辑设计（3）几种常用的时序电路寄存器(Register)移位寄存器(Shifter)计数器（Counter）第18页/共52页19/52微处理器系统设计3、微处理器与存储器的并行接口（1）AT89C52-一个典型的哈佛结构处理器第19页/共52页20/52微处理器系统设计3、微处理器与存储器的并行接口（2）AT89C52的对外访问时序1一程序存储器访问第20页/共52页21/52微处理器系统设计3、微处理器与存储器的并行接口（3）AT89C52的对外访问时序2一数据存储器读第21页/共52页22/52微处理器系统设计3、微处理器与存储器的并行接口（4）AT89C52的对外访问时序2一数据存储器写第22页/共52页23/52微处理器系统设计3、微处理器与存储器的并行接口（5）AT89C52的对外访问时序的时间限制第23页/共52页24/52微处理器系统设计3、微处理器与程序存储器的并行接口 AT89C52与程序存储器的连接Flash M29F040第24页/共52页25/52微处理器系统设计4、Flash存储器M29F040功能p4Mbit（512Kb8）单电源Flash存储器，5V电压用于编程、读和擦除p访问时间：70ns；字节编程时间：10us；p擦除时间：块擦除1s，芯片擦除2.5sp编程和擦除通过片内控制器完成（P/EC）p电源：5VA0-A18地址信号DQ0-DQ7数据输入/输出/E片选使能/G输出使能/W写使能VCC电源VSS地第25页/共52页26/52微处理器系统设计5、M29F040的操作（1）RST读操作/复位RSIG读电子签名RBP片选使能PG编程BE块擦除CE芯片擦除ES擦除挂起ER擦除恢复Flash的操作00h读操作10h芯片擦除确认30h块擦除回复/确认80h建立擦除90h读电子签名/块保护状态A0h编程B0h擦除挂起F0h读操作/复位Flash的操作命令第26页/共52页27/52微处理器系统设计5、M29F040的操作（2）开始读Flash内容地址：给定数据：存储内容写Flash控制器，对Flash进行复位地址：任意数据：F0h读下一个吗？写其它操作命令YNFlash的读操作开始写Flash控制器，地址：5555h数据：AAh成功结束？结束NY写Flash控制器，地址：2AAAh数据：55h写Flash控制器，地址：5555h数据：80h写Flash控制器，地址：5555h数据：AAh写Flash控制器，地址：5555h数据：AAh查询状态字的DQ7、DQ6和DQ5判断编程是否结束或过程出错错误处理Flash的芯片擦除操作写Flash控制器，地址：2AAAh数据：55h写Flash控制器，地址：5555h数据：10h第27页/共52页28/52微处理器系统设计5、M29F040的操作（3）开始写Flash控制器，地址：5555h数据：AAh成功结束？结束NY写Flash控制器，地址：2AAAh数据：55h写Flash控制器，地址：5555h数据：A0h写Flash控制器，地址：欲编程地址数据：欲编程数据读Flash控制器，地址：任意数据：编程状态字读数据查询位或触发位直到编程结束查询状态字的DQ7、DQ6和DQ5判断编程是否结束或过程出错错误处理Flash的编程操作（Byte by Byte）第28页/共52页29/52M29F040的读操作时序M29F040的写操作时序第29页/共52页30/52微处理器系统设计6、微处理器与程序存储器M29F040的并行接口第30页/共52页31/52微处理器系统设计7、微处理器与数据存储器的并行接口举例IS61LV256 AT89C52与数据存储器的连接举例第31页/共52页32/52微处理器系统设计7、IS61LV256 的接口时序IS61LV256的读时序IS61LV256的写时序第32页/共52页33/52微处理器系统设计8、AT89C52与数据存储器IS61LV256 的接口第33页/共52页34/52微处理器系统设计9、微处理器与外设的并行接口及端口扩展（1）外设并行端口的扩展Buffer-Latch模型第34页/共52页35/52微处理器系统设计9、微处理器与外设的并行接口及端口扩展（2）外设并行端口的扩展举例键盘动态扫描第35页/共52页36/52微处理器系统设计9、微处理器与外设的并行接口及端口扩展（3）外设并行端口的扩展举例LED动态扫描第36页/共52页37/52微处理器系统设计10、微处理器与外设的串行接口（1）MCU与外设的接口分类并行接口串行接口三总线并行接口GPIO（一般意义I/O口）接口Buffer-Latch扩展并行接口简单串行外设总线：SPI、I2C复杂串行外设总线：USB简单串行通讯总线：SCI串行外设接口GPIB,VXI,PCI 串行通讯接口复杂串行通讯总线：LAN有线接口光纤接口无线接口不同物理介质GPRS，Bluetooth，3G?第37页/共52页38/52微处理器系统设计10、微处理器与外设的串行接口（2）SPI设备接口举例FM25040A5128 bits SPI接口的铁电存储器（FRAM），总线速度20MHz信号名功能描述标准SPI接口信号/CS片选，用于多片连接SPI总线时的芯片使能SCK同步时钟，由主处理器发出的，用于串行数据的移入和移出MOSI数据从主处理器移出，移入从设备MISO数据从从设备移出，移入主处理器其它特殊引脚/HOLD主处理器通过把该引脚拉低将对芯片的移位操作暂时挂起，此时任何SCK或MOSI总线的活动将被芯片忽略/WP写保护，低电平禁止任何对芯片的写操作VDD+5V电源VSS地第38页/共52页39/52微处理器系统设计10.2.1 FM25040A的总线连接以及操作命令命令名描述编码WREN写使能0000_0110bWRDI写禁止0000_0100bRDSR读状态寄存器0000_0101bWRSR写状态寄存器0000_0001bREAD读内存数据0000_A011bWRITE写内存数据0000_A010bFM25040操作命令FM25040多片总线连接方式第39页/共52页40/5210.2.2 FM25040A的操作时序l主从模式总线，发出时钟的为主设备lSPI访问需要多个阶段l节省空间增加时间开销lSPI是同步串口l时钟上升沿实现数据的输出和移入微处理器系统设计第40页/共52页41/5210、微处理器与外设的串行接口（3）I2C设备接口举例微处理器系统设计信号名功能描述标准I2C接口信号SCL同步时钟，由主处理器发出的，用于串行数据的移入和移出SDA数据总线，用于串行数据的移入和移出其它特殊引脚A2器件地址输入A1器件地址输入NC不连接VDD+5V电源VSS地5128 bits I2C接口串行EEPROM，总线速度400KHz第41页/共52页42/52微处理器系统设计10.3.1 24C0 x的总线连接24C0 x的总线连接以及器件寻址I2C主从设备的总线连接方式第42页/共52页43/52微处理器系统设计10.3.2 24C0 x器件的寻址方式（1）n 器件地址的编码格式（Slave address）器件类型（Device Type Identifier）器件（或内部页）地址（Device/Page Block Selection）读/写属性位（R/W）器件类型：I2C总线被设计成支持各种各样的设备如RAM、EPROM或者EEPROM等。不同设备的类型需要在4位器件类型域中正确给出，对于EEPROM，类型表示符为1010。各种I2C总线设备内部均固定了各自的类型表示符，当设备从I2C总线接收到地址编码信息，将会把编码的器件类型域与其内部标识符进行比较以确保正确的器件被选择。第43页/共52页44/52微处理器系统设计10.3.2 24C0 x器件的寻址方式（2）器件的页：I2C总线的最大寻址空间为16Kbits，每2kbits（2568bits）构成一个数据页，一个24C0 x包含若干个页，不同器件包含页的个数不同。对器件的寻址其实是对不同页的寻址。如果器件仅包含1个页，则总共可以有8片这样的器件连接到I2C总线上；如果器件包含2个页，则总共可以有4片这样的器件连接到I2C总线上，依此类推。器件及其内部页的寻址：24C0 x芯片的引脚A2，A1和A0用于选择数据页，如果片内仅有一个页那么A2、A1和A0是齐全的；若片内有两个页，那么外部仅有引脚A2和A1，而无A0，依此类推。芯片从I2C总线上接收到地址编码后，将把编码中的A2、A1和A0域的内容与引脚A2、A1和A0的状态进行比较，如果一致，则芯片被选中。如果芯片有两个页，则地址编码的A2和A1与对应物理引脚的状态进行比较，A0则用于片内不同页的选择。第44页/共52页45/5210.3.2 24C0 x器件的寻址方式（3）读/写属性：如果要读取I2C总线设备内部的数据，则该位应该置1；如果写设备，则该位须置0。字节地址：24C0 x片内每个页包括256个字节，因此这些字节的选择需要专门的8位编址。微处理器系统设计第45页/共52页46/5210.3.3 24C0 x器件的操作协议（1）数据串行传输协议：I2C是主从式双向总线，主设备（Master）发出操作时钟，从设备接收时钟并被主设备控制。SDA数据线上的状态只能在SCL为低电平期间改变；SCL为高电平期间SDA线上的变化被保留用于起始和停止状态控制。主从设备通过SCL和SDA交换数据。微处理器系统设计第46页/共52页47/5210.3.3 24C0 x器件的操作协议（2）应答（Acknowledge）协议：ACK信号是receiver控制SDA线并发出的低电平信号。当Transmitter发送完8位数据后，它会释放SDA总线并等待Receiver的ACK信号；而被寻址的Receiver在第9个时钟脉冲期间驱动SDA为低电平，然后释放SDA给Transmitter。微处理器系统设计第47页/共52页48/5210.3.3 24C0 x器件的操作协议（3）写操作协议字节写（Byte Write）：选择对指定页内指定地址的单个字节进行写入操作，操作时序如下：微处理器系统设计写操作协议页写（Page Write）：为了减少写操作时间，可以对连续的16个字节进行写入操作，这16个字节组成一个操作页，其起始地址边界地址0 x00，0 x10，0 x20等等，操作时序如下：第48页/共52页49/5210.3.3 24C0 x器件的操作协议（4）写操作协议应答查询（ACK Polling）：当Master完成写操作的地址和数据的输入后，即发出Stop信号，则24C0 x启动内部写操作，开始真正的写入：此时，如果Master再次执行写操作，即执行完Start和Slave address两步操作后，如果24C0 x未完成写入，处于忙状态，则不返回有效的ACK，直到写操作完成后它才发出ACK。微处理器系统设计读操作协议当前地址读（Current Address Read）：24C0 x片内有一个地址计数器，它总是保存着最后一次被访问的字节地址，并能自动增1；即如果上次访问的字节地址为n，则下一次访问的地址自动增为n+1。这样，连续的读操作不需要重复输入地址，其操作时序如下：第49页/共52页50/5210.3.3 24C0 x器件的操作协议（5）读操作协议随机读（Random Read）：如果希望读取随意的一个字节地址处的数据，则必须执行随机读，随机读操作需要在读操作之前执行一次虚拟写（Dummy Write），即保持Slave address的W/R属性位为0；然后再进行读操作（恢复Slave address的W/R位为1）微处理器系统设计读操作协议顺序读（Sequential Read）：如果希望读取多个连续字节地址的数据，那么可以执行顺序读，它跟随在任意的当前地址读或随机读操作之后，连续读取不需要输入地址。该操作与当前地址读的差异在于它将连续输出24C0 x片内的数据，直到Stop信号产生，同时每次数据输出都需要Master进行ACK应答第50页/共52页51/52第51页/共52页52感谢您的观看！第52页/共52页
