数字电路第五章.ppt

5 锁存器和触发器5.1 双稳态存储单元电路双稳态存储单元电路5.2 锁存器锁存器5.3 触发器的电路结构和工作原理触发器的电路结构和工作原理5.4 触发器的逻辑功能触发器的逻辑功能教学基本要求教学基本要求1.掌握锁存器、触发器的电路结构和工作原理掌握锁存器、触发器的电路结构和工作原理2.熟练掌握熟练掌握SR触发器、触发器、JK触发器、触发器、D触发器及触发器及T 触发器的逻辑功能触发器的逻辑功能3.正确理解锁存器、触发器的动态特性正确理解锁存器、触发器的动态特性1.1.时序逻辑电路与锁存器、触发器：时序逻辑电路与锁存器、触发器：时序逻辑电路时序逻辑电路:概述概述锁存器和锁存器和触发器触发器是构成时序逻辑电路的基本逻辑单元是构成时序逻辑电路的基本逻辑单元 。结构特征结构特征:由组合逻辑电路和存储电路组成由组合逻辑电路和存储电路组成,电路中存在反馈。电路中存在反馈。工作特征：工作特征：时序逻辑电路的工作特点是任意时刻的输出状态不时序逻辑电路的工作特点是任意时刻的输出状态不仅与该当前的输入信号有关，而且与此前电路的状态有关。仅与该当前的输入信号有关，而且与此前电路的状态有关。2.锁存器与触发器锁存器与触发器共同点：共同点：具有具有0 和和1两个稳定状态，一旦状态被确定，就能自行保两个稳定状态，一旦状态被确定，就能自行保持。一个锁存器或触发器能存储一位二进制码。持。一个锁存器或触发器能存储一位二进制码。不同点：不同点：锁存器锁存器-对脉冲电平敏感的对脉冲电平敏感的存储存储电路，在特定输入脉冲电平作用下电路，在特定输入脉冲电平作用下改变状态。改变状态。触发器触发器-对脉冲边沿敏感对脉冲边沿敏感的存储电的存储电路，在时钟脉冲的上升沿或下降沿路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。的变化瞬间改变状态。CP CP 5.1 双稳态存储单元电路5.1.1 双稳态的概念双稳态的概念5.1.2 双稳态存储单元电路双稳态存储单元电路5.1 双稳态存储单元电路双稳态存储单元电路5.1.1 双稳态的概念双稳态的概念反馈反馈5.1.2 双稳态存储单元电路双稳态存储单元电路 Q端的状态定义为电路输出状态。端的状态定义为电路输出状态。电路有两个互补的输出端电路有两个互补的输出端1.电路结构电路结构 2.数字逻辑分析数字逻辑分析电路具有记忆电路具有记忆1 1位二进制数据的功能。位二进制数据的功能。若若 Q=1若若 Q=0100101103.模拟特性分析模拟特性分析(略略)I1=O2 O1=I2图中两个非门的传输特性图中两个非门的传输特性5.2.1 SR 锁存器锁存器5.2 锁存器锁存器5.2.2 D 锁存器锁存器5.2.1 SR 锁存器锁存器5.2 锁存器锁存器1.1.基本基本SR锁存器锁存器初态：初态：R、S信号作用前信号作用前Q端的状态，端的状态，初态初态用用Q n表示。表示。次态：次态：R、S信号作用后信号作用后Q端端的状态的状态次态次态用用Q n+1表示。表示。逻辑符号逻辑符号 输入端输入端输出端输出端逻辑符号逻辑符号 5.2.1 SR 锁存器锁存器5.2 锁存器锁存器工作原理工作原理a.没有没有有效电平输入有效电平输入(S=R=1)时：时：1 11 1若初态若初态Qn=1若初态若初态 Qn=01 10 00 01 11 11 1触发器保持稳定状态不变触发器保持稳定状态不变5.2.1 SR 锁存器锁存器5.2 锁存器锁存器0 01 1若初态若初态Qn=1若初态若初态 Qn=01 10 00 01 10 01 1无论初态无论初态Q为为0或或1，触发，触发器都会转变为器都会转变为1态。态。b.有有有效电平输入有效电平输入(S=0、R=1)时：时：1 15.2.1 SR 锁存器锁存器5.2 锁存器锁存器1 10 0若初态若初态Qn=1若初态若初态 Qn=01 11 10 01 11 10 0无论初态无论初态Q为为0或或1，触发，触发器都会转变为器都会转变为0态。态。c.有有有效电平输入有效电平输入(S=1、R=0)时：时：0 05.2.1 SR 锁存器锁存器5.2 锁存器锁存器0 00 0若初态若初态Qn=1若初态若初态 Qn=01 11 10 01 10 00 0无论初态无论初态Q为为0或或1，触发器的，触发器的两个输出都为两个输出都为1禁止！禁止！d.都是低电平输入都是低电平输入(S=0、R=0)时：时：1 15.2.1 SR 锁存器锁存器5.2 锁存器锁存器1 10 00 0无论初态无论初态Q为为0或或1，触发器的，触发器的两个输出都为两个输出都为1禁止！禁止！d.都是低电平输入都是低电平输入(S=0、R=0)时：时：1 11 11 10 0先翻转先翻转若若G2先翻转，触发器置被先翻转，触发器置被1；5.2.1 SR 锁存器锁存器5.2 锁存器锁存器1 11 11 11 10 0先翻转先翻转若若G1先翻转，触发器置被先翻转，触发器置被0；输入输入R、S同时从低电平回到高电同时从低电平回到高电平时，触发器状态不能人为确定平时，触发器状态不能人为确定!为避免该状态的出现，为避免该状态的出现，要求输入信号满足要求输入信号满足S+R=1的约束条件的约束条件5.2 锁存器锁存器若若G2先翻转，触发器置被先翻转，触发器置被1；无论初态无论初态Q为为0或或1，触发器的，触发器的两个输出都为两个输出都为1禁止！禁止！d.都是低电平输入都是低电平输入(S=0、R=0)时：时：5.2.1 SR 锁存器锁存器S R 1 1 0 0 1 1 1 1 0 1 0 1 0 1 1 1 1 0 0 0 1 0 1 0 0 0 0 不定 0 0 1 不定 约束条件约束条件:R+S=1保持保持置置 1 1置零置零不定不定S：Set，置位、置1；R：Reset，复位、置0置置1输入端输入端置置0输入端输入端触发方式触发方式:电平电平触发触发5.2 锁存器锁存器5.2.1 SR 锁存器锁存器0 01 11 11 10 01 11 11 10 01 11 11 10 01 11 11 10 00 0不不定定 不定不定 置置1 1 不变不变 置置1 1 不变不变 置置0 0 不变不变 工作波形能直观地表示其输入信号与输出的时序关系工作波形能直观地表示其输入信号与输出的时序关系 S R Q Q 1 11 15.2.1 SR 锁存器锁存器5.2 锁存器锁存器SRS 接在接在B处S接在接在A处 悬空时间悬空时间S接接A振动振动 悬空时间悬空时间S接接B振动振动SRSR=0，S=1 Q=0 R=1，S=1 Q=0 R=1S=1 Q=1 R=1，S=0 Q=1 R=1，S=1 Q=1 S=0 Q=1S=1R=1 Q=0 R=0 Q=05.2 锁存器锁存器2.逻辑门控逻辑门控SR锁存器锁存器 电路结构电路结构 国标逻辑符号国标逻辑符号简单简单SR锁存器锁存器使能信号控制门电路使能信号控制门电路工作原理工作原理 S=0，R=0：Qn+1=Qn S=1，R=0：Qn+1=1 S=0，R=1：Qn+1=0 S=1，R=1：Qn+1=XE=1：E=0：状态不变状态不变Q3=S Q4=R SRQn+1 00 Qn 01 0 10 1 11 X SRQn+1 00 Qn 01 0 10 1 11 X 同步同步RSRS触发器真值表触发器真值表在在E E为为高电平高电平期间，期间，R、S信号影响触发器的状态；信号影响触发器的状态；在在E E为为低电平低电平期间，触发器期间，触发器的状态保持不变的状态保持不变 E S R Q 5.1 触发器的电路结构与工作原理 5.1.2 同步同步RS触发器触发器RS 触发器次态卡诺图触发器次态卡诺图逻辑功能表逻辑功能表（E=1）S R Qn Qn+1 说 明 0 0 0 0 0 1 状态不变0 0 1 1 0 1 状态同S 1 1 0 0 0 1 状态同S1 1 1 1 0 1 状态不定 特性方程特性方程（约束条件）（约束条件）1 1 1 5.1 触发器的电路结构与工作原理 5.1.2 同步同步RS触发器触发器5.2.2 D 锁存器锁存器1.逻辑门控逻辑门控D锁存器锁存器国标逻辑符号国标逻辑符号逻辑电路图逻辑电路图=S=DS=0 R=1D=0Q=0D=1Q=1E=0:不变不变E=1:=DS=1 R=0D锁存器的功能表锁存器的功能表置置10111置置01001保持保持不变不变不不变变0功能功能QDEQ逻辑逻辑功能功能2.传输门控传输门控D锁存器锁存器 (c)E=0时时(b)E=1时时(a)电路结构电路结构TG2导通，导通，TG1断开断开TG1导通，导通，TG2断开断开Q=DQ 不变不变E=1,Q=D;E=0,Q=不变不变(c)工作波形工作波形E=1,Q=D;E=0,Q=不变不变3.D 锁存器的动态特性锁存器的动态特性定时图定时图:表示电路动作过程中，对各输入信号的表示电路动作过程中，对各输入信号的时间要求以及输出对输入信号的响应时间。时间要求以及输出对输入信号的响应时间。74HC/HCT373 八八D锁存器锁存器4.典型集成电路典型集成电路74HC/HCT373的功能表的功能表高阻高阻H高阻高阻H锁锁存和禁止存和禁止输输出出HHH*LLLLL*LL锁锁存和存和读锁读锁存存器器HHHHLLLLHL使能和使能和读锁读锁存存器器（传传送模式）送模式）QnDnLE输输 出出内部内部锁锁存器存器状状 态态输输 入入工作模式工作模式L*和和H*表示门控电平表示门控电平LE由高变低之前瞬间由高变低之前瞬间Dn的逻辑电平。的逻辑电平。5.3 触发器的电路结构和工作原理触发器的电路结构和工作原理5.3.1 主从触发器主从触发器5.3.2 维持阻塞触发器维持阻塞触发器5.3.4 触发器的动态特性触发器的动态特性5.3 触发器的电路结构和工作原理触发器的电路结构和工作原理1.锁存器与触发器锁存器与触发器 锁存器在锁存器在E的高的高(低低)电平期电平期间对信号敏感间对信号敏感 触发器在触发器在CP的上升沿的上升沿(下下降沿降沿)对信号敏感对信号敏感 在在Verilog HDL中对中对锁存器与锁存器与触发器的描述语句是不同的触发器的描述语句是不同的主触发器主触发器 从触发器从触发器 1 1Q Q 主触发器根据主触发器根据R、S的状态触发翻转的状态触发翻转 0 0从触发器的状态不受影响从触发器的状态不受影响 0 01 1主触发器的状态不受主触发器的状态不受R、S的影响的影响 从触发器据从触发器据Q、Q的状态翻转的状态翻转 1S C1 1R Q Q 逻辑符号逻辑符号 触发器在时钟脉冲的触发器在时钟脉冲的负跳负跳沿沿触发翻转，因此，输入触发翻转，因此，输入信号在信号在CP负跳沿前加入负跳沿前加入功能与同步功能与同步RSRS触发器的功能一样触发器的功能一样动作特征：动作特征：CPCP的高电平期间的高电平期间主触发器存储信号主触发器存储信号，在，在CP的低电平到的低电平到来时从触发器状态随主触发器状态的改变而变化。来时从触发器状态随主触发器状态的改变而变化。S CP R G 8 G 7 G 9 G 5 G 6&1 Q Q G 3 G 1 G 2 G 4 5.3.1 主从触发器主从触发器Q从从Q主主主从一致原则主从一致原则 SRQn+1 00 Qn 01 0 10 1 11 X X 主从主从RSRS触发器真值表触发器真值表1S C1 1R Q Q 主从主从RSRS逻辑符号逻辑符号 CP1SC11RQQCP同步同步RSRS逻辑符号逻辑符号 CP=0时时CP=1时时 SRQn+1 00 Qn 01 0 10 1 11 X X 同步同步RSRS触发器真值表触发器真值表5.3.1 主从触发器主从触发器工作原理：工作原理：TGTG3 3截止，截止，TGTG4 4导通导通从触发器维持在原来的状态不变从触发器维持在原来的状态不变 由传输门组成的由传输门组成的CMOSCMOS主从主从D D触发器触发器 DCPCPG1G2CPCPCPCPQQG3G4CPCPTG111TG2TG4TG311主触发器从触发器Q (1)CP(1)CP正跳变后：正跳变后：CP=1 CP=1 TG TG1 1导通，导通，TGTG2 2截止截止输入信号输入信号D送入主触发器送入主触发器QQ=Q从从 不变不变CP=1：(2)CP(2)CP负跳变后：负跳变后：CP=0 CP=0 TG TG1 1截止，截止，TGTG2 2导通导通主触发器维持原态不变主触发器维持原态不变 TGTG3 3导通，导通，TGTG4 4截止截止从触发器状态受主触发器状态改变从触发器状态受主触发器状态改变由传输门组成的由传输门组成的CMOSCMOS主从主从D D触发器触发器 DCPCPG1G2CPCPCPCPQQG3G4CPCPTG111TG2TG4TG311主触发器从触发器Q逻辑符号逻辑符号Q=Q从从不变不变CP=1：工作原理：工作原理：Q主主 不变不变CP=0：Q=Q从从D逻辑图逻辑图逻辑符号逻辑符号置置 1端端置置 0 端端1 10 01 10 00 01 11 10 0S SD D、R RD D分别为直接置分别为直接置1 1和置和置0 0信号，低电平有效。信号，低电平有效。基本RS触发器 5.3.2维持维持-阻塞触发器阻塞触发器 SD=RD=1&0 01 11 11 11 1Qn+1=Qn&D DD DCP=0 CP=0 期间期间D信号存于信号存于Q61 11 11 1工作特点工作特点:CPCP由由0 0变变1 1&D DD DD DD DD DD D在在CPCP脉冲的上升沿到来时，触法器的状态改变，且与脉冲的上升沿到来时，触法器的状态改变，且与D D信号相同信号相同 SD=RD=1 1 11 11 11 11 11 11 1CP 上升沿时将数据上升沿时将数据D存于存于Q3工作特点工作特点:CP=1&D DD D1 1若若D=D=Q3=1，Q4=0 1 10 00 0置置1维持线，置维持线，置0阻塞线阻塞线1 1&SD=RD=1 1 11 11 11 11 11 11 11 1CP 上升沿时将数据上升沿时将数据D存于存于Q3Q1=D0 00 0工作特点工作特点:CP=1&D DD D1 1若若D=D=Q3=0，Q4=1 0 01 11 1置置0维持线，置维持线，置1阻塞线阻塞线0 01 1SD=RD=1 0 01 11 11 11 11 11 11 1CP 上升沿时将数据上升沿时将数据D存于存于Q3Q0=D工作特点工作特点:维持阻塞维持阻塞D D触发器在触发器在CPCP脉冲的脉冲的上升沿上升沿产生状态变化，属产生状态变化，属上升沿触发方式。其次态取决于上升沿触发方式。其次态取决于CPCP脉冲上升沿到达前脉冲上升沿到达前瞬瞬间间D D的信号。的信号。又称这种触发器为边沿触发器又称这种触发器为边沿触发器逻辑符号逻辑符号工作特点工作特点:特性方程特性方程:状态转换图状态转换图 逻辑功能表逻辑功能表 1 1 1 1 0 1 0 1 0 0 0 0 DQn+1=D.(CP )工作特点工作特点:工作波形 D 触发器的逻辑功能表触发器的逻辑功能表 D 0 0 0 0 1 0 1 0 1 1 1 1 维持阻塞维持阻塞D触发器状态变化产生在时钟触发器状态变化产生在时钟 脉冲的上升沿，其次态决定于该时刻前脉冲的上升沿，其次态决定于该时刻前瞬间输入信号瞬间输入信号D。CP D Q 74HC/HCT74的功能表的功能表LHHHHHLLHHQn+1DCPHHLLHLLHLHHLQDCP输输 出出输输 入入国标逻辑符号国标逻辑符号74HC/HCT74的逻辑符号和功能表的逻辑符号和功能表具有直接置具有直接置1、直接置、直接置0，正边沿触发的，正边沿触发的D功能功能触发器触发器主从主从RSRS触发器触发器 S SR R电路结构电路结构 主触发器主触发器 从触发器从触发器 逻辑符号逻辑符号 JK触发器触发器（以主从（以主从JK触发器为例）触发器为例）1 1、电路结构及逻辑符号、电路结构及逻辑符号 J CP K&1&G8 G7 G10 G11 G9 G3 G1 G2 G4 G6 G5 Q Q Q Q 主从主从RSRS触发器触发器 S SR R将将代入上式，得到代入上式，得到JK触发器的特性方程：触发器的特性方程：2 2、功能分析、功能分析 J CP K&1&G8 G7 G10 G11 G9 G3 G1 G2 G4 G6 G5 Q Q Q Q 电路结构电路结构 JK 触发器的状态转换图J K Qn Qn+1 说 明 0 0 0 0 0 1 状态不变 0 0 1 1 0 1 置 01 1 0 0 0 1 置 1 1 1 1 1 0 1 翻 转 JK 触发器的功能表触发器的功能表 Qn0 1 J=X K=1 J=1 K=X J=X K=0J=0 K=X 任何结构的任何结构的JK触发器都触发器都具有与以上相同的功能表、具有与以上相同的功能表、特性方程及状态转换图特性方程及状态转换图 JKQn+1 00Qn 010 101 11Q Qn n 3 3、逻辑功能、逻辑功能1 1 1 nQ101 0 0 JKQn+1 00Qn 010 101 11Qn n JK 触发器真值表触发器真值表例：例：已知已知CP、J、K 信号的波形，触发信号的波形，触发器的初态为器的初态为0,画出输出端画出输出端Q的工作波形的工作波形负跳沿触发负跳沿触发在高电平处接收输入信号在高电平处接收输入信号在在CPCP脉冲的高电平期间将输入脉冲的高电平期间将输入信号存储于主触发器。信号存储于主触发器。在在CPCP脉冲的低电平到脉冲的低电平到来时发生状态变化。来时发生状态变化。4 4、工作波形、工作波形 1J C1 1K Q Q J CP K CP J K Q 1 0 0 1 1 1 0 0 2 集成主从JK触发器-HC76逻辑符号逻辑符号引脚图引脚图预预 置置 输输 入入 端端清清 零零 输输 入入 端端1、逻辑符号和引脚图、逻辑符号和引脚图高速高速CMOSCMOS双双JKJK触发器触发器 属于负跳沿触发的边沿触发器属于负跳沿触发的边沿触发器 主从主从TTLTTL的的74767476、74H7674H76、边沿、边沿TTL74LS76TTL74LS76等，功能都一样等，功能都一样 TCP&1&G8G7G10G11G9G3G1 G2G4G6G5 QQQ Q T触发器触发器JK 触发器触发器:T T触发器触发器:T T触发器逻辑功能表触发器逻辑功能表T Qn Qn+1 0 0 0 0 1 1 1 0 1 1 1 0 保持保持翻转翻转T=0:T=1:保持保持翻转翻转 T=0T=0 T=1T=1T触触发发器器的的功功能能是是T为为1时时，为为计数状态，计数状态，T为为0时为保持状态时为保持状态5.3.4 触发器的动态特性触发器的动态特性动态特性反映其触发器对输入信号和时钟信号间的时间要求，动态特性反映其触发器对输入信号和时钟信号间的时间要求，以及输出状态对时钟信号响应的延迟时间。以及输出状态对时钟信号响应的延迟时间。建立时间建立时间保持时间保持时间脉冲宽度脉冲宽度传输延时时间传输延时时间传输延时时间传输延时时间建立时间建立时间tSU ：保证与保证与D 相关的电路建立起稳定的状态，使触相关的电路建立起稳定的状态，使触发器状态发器状态得到正确的转换。得到正确的转换。保持时间保持时间tH ：保证：保证D状态可靠地传送到状态可靠地传送到Q。触发脉冲宽度触发脉冲宽度tW ：保证内部各门正确翻转。：保证内部各门正确翻转。传输延迟时间传输延迟时间tPLH和和tPHL ：时钟脉冲：时钟脉冲CP上升沿至输出端新上升沿至输出端新状态稳定建立起来的时间。状态稳定建立起来的时间。5.4.1 D 触发器触发器 5.4 触发器的逻辑功能触发器的逻辑功能5.4.2 JK 触发器触发器 5.4.4 SR 触发器触发器 5.4.5 D 触发器功能的转换触发器功能的转换 5.4.3 T 触发器触发器 不同逻辑功能的触发器国际逻辑符号不同逻辑功能的触发器国际逻辑符号D 触发器触发器JK 触发器触发器T 触发器触发器RS 触发器触发器1.特性表特性表 DQnQn+10X01X12.特性方程特性方程Qn+1=D 3.状态图状态图5.4.1 D 触发器触发器 JKQn Qn+1 00001101X010X111X1.特性表特性表 2.特性方程特性方程3.状态图状态图5.4.2 JK 触发器触发器 1.特性表特性表 2.特性方程特性方程3.状态图状态图5.4.3 T 触发器触发器 TQnQn+10XQn1X1.特性表特性表 2.特性方程特性方程5.4.3 T 触发器触发器 QnQn+1XSRQn Qn+1 00001101X010 X111X不定不定1.特性表特性表 2.特性方程特性方程3.状态图状态图5.4.4 SR 触发器触发器 SR=0（约束条件）（约束条件）5.4.5 D触发器功能的转换触发器功能的转换1.D 触发器构成触发器构成 J K 触发器触发器组合组合电路电路DKJD 触发器：触发器：JK触发器：触发器：组合组合电路电路DT 5.4.5 D触发器功能的转换触发器功能的转换2.D 触发器构成触发器构成 T 触发器触发器D 触发器：触发器：T触发器：触发器：5.4.5 D触发器功能的转换触发器功能的转换3.D 触发器构成触发器构成 T 触发器触发器D 触发器：触发器：T 触发器：触发器：锁存器和触发器都是具有存储功能的逻辑电路，是构成锁存器和触发器都是具有存储功能的逻辑电路，是构成时序电路的基本逻辑单元。每个锁存器或触发器都能存储时序电路的基本逻辑单元。每个锁存器或触发器都能存储1位位二值信息。二值信息。锁存器是对脉冲电平敏感的电路，它们在一定电平作用锁存器是对脉冲电平敏感的电路，它们在一定电平作用下改变状态。下改变状态。触发器是对时钟脉冲边沿敏感的电路，它们在时钟脉冲触发器是对时钟脉冲边沿敏感的电路，它们在时钟脉冲的上升沿或下降沿作用下改变状态。的上升沿或下降沿作用下改变状态。触发器按逻辑功能分类有触发器按逻辑功能分类有D触发器、触发器、JK触发器、触发器、T（T）触发器和触发器和SR触发器。它们的功能可用特性表、特性方程和状触发器。它们的功能可用特性表、特性方程和状态图来描述。触发器的电路结构与逻辑功能没有必然联系。态图来描述。触发器的电路结构与逻辑功能没有必然联系。小小 结结