VHDL程序设计VHDLProgramming(1).ppt
-
资源ID:88483592
资源大小:474.50KB
全文页数:30页
- 资源格式: PPT
下载积分:10金币
快捷下载

会员登录下载
微信登录下载
三方登录下载:
微信扫一扫登录
友情提示
2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。
5、试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。
|
VHDL程序设计VHDLProgramming(1).ppt
VHDL程序设计程序设计 VHDL Programming北方工业大学计算机系北方工业大学计算机系North China University of TechnologyDepartment of Computer 授课教师:宋丽华授课教师:宋丽华课程目标课程目标了解硬件系统设计流程和基本方法了解硬件系统设计流程和基本方法;掌握硬件描述语言掌握硬件描述语言VHDL;熟悉硬件实验平台使用方法;熟悉硬件实验平台使用方法;拓宽知识面为拓宽知识面为进一步深造打下坚实基础;进一步深造打下坚实基础;锻炼思维锻炼思维;As you will.学习方法学习方法最好的方法最好的方法:实践:实践“学习一门编程语言的最好方法是对它进行实践学习一门编程语言的最好方法是对它进行实践”-C语言设计者语言设计者 Dennis Ritchie 最好的帮手最好的帮手最好的帮手最好的帮手 GoogleGoogle 荀子荀子荀子荀子劝学劝学劝学劝学:假舆马者,非利足也,而致千里;假假舆马者,非利足也,而致千里;假假舆马者,非利足也,而致千里;假假舆马者,非利足也,而致千里;假舟楫者,非能水也,而绝江河,君子生(性)非异也,舟楫者,非能水也,而绝江河,君子生(性)非异也,舟楫者,非能水也,而绝江河,君子生(性)非异也,舟楫者,非能水也,而绝江河,君子生(性)非异也,善假于物也。善假于物也。善假于物也。善假于物也。参考书目参考书目EDA技术与技术与VHDL 第二版,潘松,黄继业第二版,潘松,黄继业编著,清华大学出版社。编著,清华大学出版社。EDA技术与数字系统设计技术与数字系统设计邹彦等编著,邹彦等编著,电电子工业出版社。子工业出版社。其他任何一本其他任何一本VHDL相关的书籍相关的书籍第一章第一章 概述概述1.1 EDA技术简介技术简介1.2 可编程逻辑器件简介可编程逻辑器件简介1.3 硬件描述语言简介硬件描述语言简介 1.1 EDA技术简介技术简介现代电子设计技术的核心已日趋转向基于可编程逻辑现代电子设计技术的核心已日趋转向基于可编程逻辑器件的器件的电子设计自动化电子设计自动化技术,即技术,即EDA(Electronic Design Automation)技术。技术。u EDA技术技术是指:以是指:以大规模可编程逻辑器件大规模可编程逻辑器件为设计为设计载体,以载体,以硬件描述语言硬件描述语言为系统逻辑描述的主要表达方为系统逻辑描述的主要表达方式,以计算机和式,以计算机和PLD(Programmable Logic Device)实验实验开发系统开发系统为设计工具,通过相关的为设计工具,通过相关的开发软件开发软件,自动完,自动完成电子系统的设计,最终形成集成电子系统或专用集成电子系统的设计,最终形成集成电子系统或专用集成芯片。成芯片。手工设计:手工设计:1)设计、调试十分困难。设计、调试十分困难。2)查找和修改十分不便。查找和修改十分不便。3)大量文档,不易管理。大量文档,不易管理。4)可移植性差。可移植性差。5)只只有有在在设设计计出出样样机机或或生生产出芯片后才能进行实测。产出芯片后才能进行实测。EDA技术:技术:1)采用硬件描述语言作为采用硬件描述语言作为设计输入设计输入。2)库库(Library)的引入。的引入。3)设计文档的管理。设计文档的管理。4)强大电路仿真、强大电路仿真、测试测试功能。功能。5)具有自主知识产权。具有自主知识产权。6)标准化、规范化及标准化、规范化及IP核的可利用性。核的可利用性。7)对设计者的硬件知识、经验要求低。对设计者的硬件知识、经验要求低。EDA与与传统电子设计方法传统电子设计方法的比较的比较1.1 EDA技术简介技术简介下一页下一页真值表真值表电路功电路功能描述能描述例例:设计一个楼上、楼下开关的控制逻辑电路来控制楼梯设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯,使之在上楼前,用楼下开关打开电灯,上楼后,上的路灯,使之在上楼前,用楼下开关打开电灯,上楼后,用楼上开关关灭电灯。用楼上开关关灭电灯。或者在下楼前,用楼上开关打开电灯,或者在下楼前,用楼上开关打开电灯,下楼后,用楼下开关关灭电灯。下楼后,用楼下开关关灭电灯。设楼上开关为设楼上开关为A,楼下开关为楼下开关为B,灯泡为灯泡为Y。并设并设A、B闭合时为闭合时为1,断开时为,断开时为0;1 穷穷举举法法 1 组合逻辑电路的设计方法组合逻辑电路的设计方法 2 逻辑表达式逻辑表达式或卡诺图或卡诺图最简与或最简与或表达式表达式化化简简 3 2 已为最简与或表达式已为最简与或表达式 4 逻辑变换逻辑变换 5 逻辑电路图逻辑电路图用与非门实现用与非门实现用异或门实现用异或门实现返回返回QuartusII 集成开发环境集成开发环境返回返回1.1 EDA技术简介技术简介EDA技术是从计算机辅助设计、计算机辅助制造、计技术是从计算机辅助设计、计算机辅助制造、计算机辅助测试和计算机辅助工程等概念发展而来的。算机辅助测试和计算机辅助工程等概念发展而来的。uEDA技术的发展技术的发展分为三个阶段分为三个阶段 20世纪世纪70年代年代 20世纪世纪80年代年代 20世纪世纪90年代年代(1)(1)计算机辅助设计计算机辅助设计(CAD,Computer Aided Design)阶段阶段,(20世纪世纪70年代至年代至20世纪世纪80年代中期)年代中期)是是EDA技术发展的初期技术发展的初期,主要借助于计算机完成主要借助于计算机完成PCB板的板的布局布线设计、简单版图的绘制,以及电路性能的模拟、逻布局布线设计、简单版图的绘制,以及电路性能的模拟、逻辑仿真和预测。辑仿真和预测。1.1 EDA技术简介技术简介uEDA技术发展的三个阶段技术发展的三个阶段(2)(2)计算机辅助工程设计计算机辅助工程设计(CAED,Computer Aided Engineering Design)阶段阶段,(20世纪世纪80年代中期至年代中期至20世纪世纪90年代初期)年代初期)主要以逻辑模拟、定时分析、故障仿真、自动布局布线为核主要以逻辑模拟、定时分析、故障仿真、自动布局布线为核心,心,重点解决电路设计完成之前的功能测试等问题重点解决电路设计完成之前的功能测试等问题。1.1 EDA技术简介技术简介uEDA技术发展的三个阶段技术发展的三个阶段 开发软件不仅为成功开发电子产品创造了有利的条件,而且开发软件不仅为成功开发电子产品创造了有利的条件,而且为设计人员的创造性劳动提供了方便。但是为设计人员的创造性劳动提供了方便。但是不能满足复杂电不能满足复杂电系统的设计要求系统的设计要求(3)(3)电子系统设计自动化电子系统设计自动化(ESDA,Electronic System Design Automation)阶段阶段,(20世纪世纪90年代以来)年代以来)主要是以系统级设计为核心,包括系统的行为级描述与结构综主要是以系统级设计为核心,包括系统的行为级描述与结构综合,系统仿真与测试验证,系统划分与指标分配,系统决策与合,系统仿真与测试验证,系统划分与指标分配,系统决策与文件生成等一整套的电子系统设计自动化工具。它不仅具有电文件生成等一整套的电子系统设计自动化工具。它不仅具有电子系统设计的能力,而且还具有高级抽象的设计构思手段。子系统设计的能力,而且还具有高级抽象的设计构思手段。1.1 EDA技术简介技术简介uEDA技术发展的三个阶段技术发展的三个阶段 1.1 EDA技术简介技术简介EDA技术在进入技术在进入21世纪后,得到了更大的发展世纪后,得到了更大的发展 u在在FPGA上实现上实现DSP(数字信号处理)应用成为可能(数字信号处理)应用成为可能 u在一片在一片FPGA中实现一个完备的数字处理系统成为可能中实现一个完备的数字处理系统成为可能 u功能强大的功能强大的EDA软件不断推出软件不断推出 u基于基于EDA的用于的用于ASIC设计的标准单元已涵盖大规模电子系统设计的标准单元已涵盖大规模电子系统uIP(Intellectual Property)核在电子行业的产业领域广泛应用核在电子行业的产业领域广泛应用 u使复杂电子系统的设计和验证趋于简单。使复杂电子系统的设计和验证趋于简单。1.1 EDA技术简介技术简介u应用于应用于FPGA 的的EDA开发流程开发流程原理图原理图/VHDL文本编辑文本编辑 综合综合FPGA适配适配 FPGA编程下载编程下载 FPGA器件和电路系统时序与功能时序与功能 门级仿真门级仿真逻辑综合器逻辑综合器结构综合器结构综合器C、ASM.程序程序编译器和综合功能比较编译器和综合功能比较VHDL/VERILOG.程序程序 为为ASIC设计提供的设计提供的 电路网表文件电路网表文件(a)软件语言设计目标流程软件语言设计目标流程(b)硬件语言设计目标流程硬件语言设计目标流程软件程序编译器软件程序编译器 COMPILER硬件描述语言硬件描述语言 综合器综合器 SYNTHESIZERCPU指令指令/数据代码:数据代码:010010 100010 11001.1 EDA技术简介技术简介1.1 EDA技术简介技术简介 目前比较流行的、基于可编程逻辑器件的目前比较流行的、基于可编程逻辑器件的EDAEDA集成开集成开发工具主要有:发工具主要有:Altera公司的公司的MAX-Plus和和Quartus Lattice公司的公司的ispDesignEXPERT和和ispLEVER Xilinx公司的公司的Foundation和和ISE uEDA集成开发工具集成开发工具1.1 EDA技术简介技术简介Quartus II设计流程设计流程 uEDA集成开发工具集成开发工具第第1 1章章 绪论绪论1.1 EDA技术简介技术简介u数字系统设计方法数字系统设计方法(1)自底向上自底向上(Bottom-up)设计设计法。法。从系从系统统的底的底层层开始开始设计设计。设计设计人人员员根据系根据系统统所要所要实实现现的功能和用的功能和用户户要求,依据要求,依据设计经验设计经验,选择选择最合适的最合适的功能部件功能部件进进行行逻辑电逻辑电路路设计设计,从而构成系,从而构成系统统底底层层各个各个独立的独立的单单元元电电路,然后将路,然后将这这些些单单元元电电路路连连接起来接起来组组成成功能模功能模块块或子系或子系统统,直到构成整个系,直到构成整个系统统,完成系,完成系统统的的硬件硬件设计设计。第第1 1章章 绪论绪论自底向上自底向上设计设计法法 特点:特点:设计设计方法没有明方法没有明显显的的规规律可循,采用律可循,采用试试探的方法完成系探的方法完成系统设计统设计;系系统统的性能分析和的性能分析和测试测试、功能、功能验证验证和仿和仿真只能在系真只能在系统统构成后构成后进进行。行。优优点点:符合硬件符合硬件设计设计人人员传统员传统的的设计习惯设计习惯。缺缺点点:不易不易实现实现系系统统化、清晰易懂的化、清晰易懂的设计设计;修改修改设计设计比比较较困困难难。第第1 1章章 绪论绪论1.1 EDA技术简介技术简介u数字系统设计方法数字系统设计方法(2)(2)自自顶顶向下向下(Top-down)设计设计法。法。是一种系是一种系统统层层次化次化结结构构设计设计,它将系,它将系统设计统设计分成分成系系统级统级、功能、功能级级和和门级门级等等层层次,按照次,按照自上而下自上而下的的顺顺序,在不同的序,在不同的层层次上次上对对系系统进统进行行设计设计、描述和仿真。、描述和仿真。特点:特点:采用模采用模块块化化设计设计;高高层设计层设计与器件无关与器件无关;适合多个适合多个设计设计人人员员分工分工协协作作设计设计。1.2 可编程逻辑器件简介可编程逻辑器件简介u按集成度分类按集成度分类 1.2 可编程逻辑器件简介可编程逻辑器件简介u常用电路符号常用电路符号 1.3 硬件描述语言简介硬件描述语言简介 硬件描述语言(硬件描述语言(HDL)是一种用文本的形式来描述是一种用文本的形式来描述硬件电路的功能、内部结构、信号连接关系和定时关硬件电路的功能、内部结构、信号连接关系和定时关系的语言。系的语言。HDL VHDLVerilog HDLAHDL(altera)SystemC。1.3 硬件描述语言简介硬件描述语言简介 VHDL英文全名是英文全名是VHSIC(Very High Speed Integrated Circuit)Hardware Description Language VHDL语言于语言于1985年正式推出。年正式推出。1987年年12月,该语言被月,该语言被IEEE正式接纳为正式接纳为IEEE标准标准目标是使目标是使VHDL既能描述数字电路,又能描述模拟电路既能描述数字电路,又能描述模拟电路1995年中国国家技术监督局组织编写并出版了年中国国家技术监督局组织编写并出版了CAD通用通用技术规范技术规范,推荐,推荐VHDL语言作为我国电子自动化硬件描述语言作为我国电子自动化硬件描述语言的国家标准。语言的国家标准。uVHDL 语言语言 1.3 硬件描述语言简介硬件描述语言简介uVHDL语言的特点语言的特点 VHDL VHDL语言作为一种标准的硬件描述语言,具有语言作为一种标准的硬件描述语言,具有结构严谨、描述能力强的特点,支持从系统级到逻结构严谨、描述能力强的特点,支持从系统级到逻辑门级电路所有层次的设计,适合于复杂逻辑电路辑门级电路所有层次的设计,适合于复杂逻辑电路和系统的设计。和系统的设计。1.3 硬件描述语言简介硬件描述语言简介u一个实例一个实例 mux21a实体实体 mux21a结构体结构体 1.3 硬件描述语言简介硬件描述语言简介u一个实例一个实例 【例例1-1】ENTITY mux21a IS PORT(a,b:IN BIT;s:IN BIT;y:OUT BIT );END ENTITY mux21a;ARCHITECTURE one OF mux21a IS BEGIN y=a WHEN s=0 ELSE b;END ARCHITECTURE one;mux21a功能时序波形功能时序波形