计算机硬件技术基础(第2版)习题答案耿增民孙思云习题答案.docx

1名词解释第三章习题答案随机存储器：随机存取存储器简称RAM，也叫做读/写存储器，它能够通过指令随机地、个别地对其中各个单元进展读/写操作。随机存储器中任何一个存储单元都能由CPU 或/O 设备随机存取，且存取时间与存取单元的物理位置无关。依据存放信息原理的不同，随机存储器又可分为静态和动态两种。只读存储器：只读存储器是只能随机读出已经存储的信息，但不能写入的信息的存储器。位扩展：位扩展是指用多个存储器器件对字进步行扩大。位数的扩展是利用芯片的并联方式 来实现的，各存储芯片地址线、片选端和读写掌握线并联，数据端单独引出。全译码法：除了将低位地址总线直接连至各芯片的地址线外，余下的高位地址总线全部参与译码，译码输出作为各芯片的片选信号。相联存储器地址映象：地址映像的功能是应用某种函数把 CPU 发送来的主存地址转换成Cache 的地址。地址映象方式通常承受直接映象、全相联映象、组相联映象三种方式。Cache：高速缓冲存储器。虚拟存储器：虚拟存储器VirtualMemory又称为虚拟存储系统，是以存储器访问的局部 性为根底，建立在主存一辅存物理体系构造上的存储治理技术。它是为了扩大存储容量，把 辅存当作主存使用，在关心软、硬件的掌握下，将主存和辅存的地址空间统一编址，形成个浩大的存储空间。程序运行时，用户可以访问辅存中的信息，可以使用与访问主存同样的寻 址方式，所需要的程序和数据由关心软件和硬件自动调入主存，这个扩大了的存储空间，就 称为虚拟存储器。存储器带宽：内存储器每秒钟访问二进制位的数目称为存储器带宽，用Bm 表示。它标明白一个存储器在单位时间内处理信息的力量。存取时间存取时间又称存储器访问时间，是指启动一次存储器操作到完成该操作所需的时间。规律地址：用户可以像使用内存一样利用虚拟存储器的辅存局部。编程时，涉及辅存大小的空间范围的指令地址称为“虚地址Virtual Address”或“规律地址”。物理地址：实际的主存储器单元地址则称为“实地址”或“物理地址Physical Address。 2填空题1静态随机存储器Static RAM，SRAM、动态随机存储器Dynamic RAM，DRAM26432FFFFH43532、4（6） 速度、容量、数据宽度、带宽、CL（7） 内存的数据传输频率、内存数据总线位数/8（8） MHZ（9） 先进先出算法FIFO、最近最少使用法LRU、最久没有使用算法LFU（10） 主存储器（11） CPU、CPU（12） RAM 内的信息会丧失（13） 只读（14） 主存（15） 读取、写、较大3. 选择题DACAADABBCACCAB4. 问答题及计算题（1） 半导体存储器分为哪些类型？简述它们各自的特点。答：半导体存储器按制造工艺分，可分为双极型和MOS 型两大类；按存取方式分，又可分为随机存取存储器 RAM 和只读存储器 ROM 两大类；RAM 依据存储电路的性质不同， 又可分为静态 RAMSRAM和动态 RAMDRAM，ROM 按其性能不同，又可分为掩模式 ROM、熔炼式可编程 PROM、可用紫外线擦除、可编程的 EPROM 和可用电擦除、可编程的E2PROM。（2） 半导体存储器的性能指标有哪些？对微机有何影响？答：性能指标：存储容量、存取时间、存储周期、存储器带宽、性能价格比和牢靠性等。（3） 存储器扩展设计的三种根本方法是什么？答：位扩展法、字扩展法、字位同时扩展法。（4） 存储系统分为几个层次？各层次有什么作用？答：计算机系统中存储层次可分为高速缓冲存储器、主存储器、关心存储器三级。高速缓冲存储器用来改善主存储器与中心处理器的速度匹配问题。关心存储器用于扩大存储空,即硬盘，光盘等，容量大，但存取数据慢，计算机都是先把辅存中要读的东西放到主存后处理，然后在依据状况是否写回。主存即为内存，断电信息丧失，但存取数据块，他的容量大小直接影响计算机运行速度。（5） 简述什么是静态 RAM 以及它的使用特点。答：静态随机存储器的存储电路一般由 MOS 晶体管触发器组成，每个触发器可存放一位二进制的 0 或 1。只要不断开电源，所存信息就不会丧失。SRAM 存储状态稳定，不需要外加刷电路，使用便利，而且具有极高的存储速度，比一般DRAM 快 45 倍。但 SRAM 的根本存储电路所需的晶体管多最多的需要6 个，因而集成度不易做得很高，功耗也较大。一般 SRAM 常用作微型系统中 CPU 和 DRAM 之间起缓冲作用的高速缓冲存储器Cache。（6） 存储芯片中片选信号的产生方法有哪几种？各有什么特点？答：实现片选的方法一般有 3 种：线选法、全译码法和局部译码法。线选法就是用除片内寻址外的高位地址线不经过译码，直接分别接至各个存储芯片的片 选端来区分各芯片的地址，当某地址线信息为 0 时，就选中与之对应的存储芯片。这些片选地址线每次寻址时只能有一位有效，不允许同时有多位有效，这样才能保证每次只选中一个 芯片。线选法的优点连接简洁，无需特地的译码电路。缺点是不能充分利用系统的存储器空 间，地址空间铺张大。由于局部地址线未参与译码，必定会消灭地址重叠。此外，当通过线选的芯片增多时，还有可能消灭可用地址空间不连续的状况，给编程带来了肯定困难。全译码法除了将低位地址总线直接连至各芯片的地址线外，余下的高位地址总线全部参与译码，译码输出作为各芯片的片选信号。承受全译码法，可以供给对全部存储空间的寻址力量，每个存储单元的地址都是唯一和连续的，不存在地址重叠，但译码电路较简单，连线也较多。局部译码法只对高位地址线中某几位而不是全部高位地址经译码器译码，以产生片 选信号，剩余高位线或空着，或直接用作其他存储芯片的片选掌握信号。对被选中的芯片而 言，未参与译码的高位地址线可以为“0”，也可以为“1”，即每个存储单元将对应多个地址。所以，它是介于全译码法和线选法之间的一种选址方法。局部译码法比全译码法简洁，片与 片之间是连续的，但地址不是唯一的。（7） 一个 1K×8b 的存储芯片需要多少根地址线？多少根数据线？答：1K×8b 的芯片，其中前一项的 1K 表示存储容量，说明需要多少根地址线。由于，1K=210，所以，需要 10 根地址线；后一项的 8b 表示数据线的位数，所以需要8 根数据线。（8） 假设某微机有 16 条地址线，现用 SRAM 21141K×4存储芯片组成存储系统，问承受线选译码时，系统的存储容量最大为多少？需要多少个 2114 存储器芯片？答：6K×8，需要 12 片 2114 存储器芯片。（9） 某 RAM 芯片的存储容量为 1024×8 位，该芯片的外部引脚应有几条地址线？几条数据线？假设某 RAM 芯片引脚中有 15 条地址线，8 条数据线，那么该芯片的存储容量是多少？答：RAM 芯片的存储容量为 1024×8 位，该芯片的外部引脚应有 10 条地址线，8 条数据线。假设某 RAM 芯片引脚中有 15 条地址线，8 条数据线，那么该芯片的存储容量是 32K×8 位。（10） RAM 和 ROM 有什么不同的工作特点？答：RAM 静态随机存储器的存储电路一般由MOS 晶体管触发器组成，每个触发器可存放一位二进制的 0 或 1。只要不断开电源，所存信息就不会丧失。ROM 中的信息一旦写入就不能进展修改，其信息断电之后仍旧保存。ROM 器件有两个显著的优点：一是构造简洁，位密度比 RAM 高；二是非易失性，信息存储牢靠性高。即使供电电源切断，ROM 中存储的信息也不会丧失。（11） 用以下RAM 组成存储矩阵，各需要多少个 RAM 芯片？多少个芯片组？多少根片内地址选择线？多少根芯片组选择地址线？ 512×1b RAM 组成 16K×8b 存储矩阵。 1024×1b RAM 组成 64K×8b 存储矩阵。 2K×4b RAM 组成 64K×8b 存储矩阵。 8K×8b RAM 组成 64K×8b 存储矩阵。答：表 3.1习题 11 答案RAM 芯片512×1b芯片总数芯片组数32每组芯片各数8片内地址选择线512=299芯片组选择地址线51024×1b6481042=2101062K×4b3222K=2111158K×8b818K=213133（12） 现有存储芯片： 2K×1b 的 ROM 和 4K×1b 的 RAM，假设用它们组成容量为 16KB 的存储器，前 4KB 为 ROM，后 12KB 为 RAM，问各种存储芯片分别需用多少片？答：需要 2K×1b 的ROM 芯片：片；需要 4K×1b 的RAM 芯片：片。（13） 在对存储器芯片进展片选时，有哪几种方式？各有什么特点？答：常用的存储器片选掌握译码方法有线选法、全译码法和局部译码法。线选法：当存储器容量不大、所使用的存储芯片数量不多、而 CPU 寻址空间远远大于存储器容量时，可用高位地址线直接作为存储芯片的片选信号，每一根地址线选通一块芯片，这种方法称为线选法。直观简洁，但存在地址空间重叠问题。全译码法：除了将低位地址总线直接与各芯片的地址线相连接之外，其余高位地址总线 全部经译码后作为各芯片的片选信号。承受全译码法时，存储器的地址是连续的且唯一确定， 即无地址连续和地址重叠现象。局部译码法：将高位地址线中的一局部进展译码，产生片选信号。该方法常用于不需要全部地址空间的寻址、承受线选法地址线又不够用的状况。承受局部译码法存在地址空间重叠的问题。（14） 什么是高速缓冲存储器？它与主存是什么关系？其根本工作原理是什么？答：高速缓冲存储器存在于主存与CPU 之间，由静态存储芯片SRAM组成，速度和CPU 接近。把正在执行的指令代码单元四周的一局部指令代码或数据从主存装入Cache 中， 供 CPU 在一段时间内使用，由于存储器访问的局部性，在肯定容量 Cache 的条件下，我们可以做到使 CPU 大局部取指令代码及进展数据读写的操作都只要通过访问Cache，而不是访问主存而实现，从而使程序的执行速度大大提高。（15） 什么是虚拟存储器？承受虚拟存储技术能解决什么问题？答：虚拟存储器由主存储器和联机工作的关心存储器共同组成。承受虚拟存储器技术能解决主存容量缺乏的问题，虚拟存储器将主存或辅存的地址空间统一编址，形成一个浩大的存储空间，在这个大空间里，用户可以自由编程，完全不必考虑程序在主存是否装得下以及这些程序将来在主存中的实际存放位置。（16） 虚拟存储器的治理方式有哪几种？简述它们的特点。答：段式存储器、页式存储器和段页式存储器。段式存储治理中，将程序的地址空间划分为假设干个段segment，各个段的长度因程序而异。这样每个进程有一个二维的地址空间。段式存储治理系统中，为每个段安排一个连续的分区，而进程中的各个段可以不连续地存放在内存的不同分区中。页式存储治理的主要思路是把虚拟规律地址空间和主存实际物理地址空间，都分成大小相等的页，并规定页的大小为2 的整数次方个字，例如，假设主存空间为8KB，辅存空间为 16KB，页的大小为 1KB，则主存空间可分为 8 个页面，其页面号为 07；辅存空间可分为 16 个页，其页号为 015。全部地址都可以用页号拼接页内地址的形式来表示。虚拟地址用虚页号拼接页内地址给出，主存实际地址用实页号拼接页内地址给出。通常要建立 一张虚地址页号和实地址页号的比照表，记录程序再虚页调入主存时安排再主存中的位置， 这张表叫做页表。页表可存放在主存中任意的一个连续区内；页表的表目包含主存页号、装 入位、修改位、替换掌握位和其他保护位等。段页式虚拟存储器是段式虚拟存储器和页式虚拟存储器的结合结合起来的一种折中方 案。在这种方式中，它首先将程序按其规律构造划分为假设干个大小不等的规律段，然后再将 每个规律段划分为假设干个大小相等的规律页。主存空间也划分为假设干个同样大小的物理页。程序对主存的调入调出是按页面进展的，但它又可以按段实现共享和保护。（17） 片选掌握译码有哪几种常用方法？其中哪几种方法存在地址重叠问题？答：片选掌握译码有线选法、全译码法、局部译码法，其中线选法、局部译码法都存在地址重叠的问题。（18） 内存条有哪些性能指标？它们对内存条的整体性能有什么影响？答：内存性能对整机的影响很大，主要有以下几个指标：速度：内存速度一般用于存取一次数据所需的时间单位一般都 ns来作为性能指标， 时间越短，速度就越快。只有当内存与主板速度、CPU 速度相匹配时，才能发挥电脑的最大效率。容量：一般来说内存容量是越大越好，但要受到主板支持最大容量的限制，。数据宽度和带宽：内存的数据宽度是指内存在一个时钟周期内可以传输数据的位数，以bit 为单位；内存的带宽是指内存的数据传输速率。CL：CL 是 CAS Lstency 的缩写，即 CAS 延迟时间，是指内存纵向地址脉冲的反响时间， 是在肯定频率下衡量不同标准内存的重要标志之一。（19） 动态 RAM 为什么要进展定时刷？ EPROM 存储器芯片在没有写入信息时，各个单元的内容是什么？答：DRAM 的根本存储电路利用电容存储电荷的原理来保存信息，由于电容上的电荷会渐渐泄漏，因此对 DRAM 必需定时进展刷，使泄漏的电荷得到补充。EPROM 存储器芯片在没有写入信息时，各个单元的内容是1。（20） 用 1024×1 位的 RAM 芯片组成 16K×8 位的存储器，需要多少个芯片？分为多少组？共需多少根地址线？地址线如何安排？试画出与 CPU 的连接框图。答：用 1024×1 位的 RAM 芯片构成 16K×8 位的存储器，共需要 16×8128 片；8 片为一组，共分为 16 组；共需要 14 根地址线；其中低 10 根作低位地址，实现片内单元的选择，高 4 位进展译码，产生片选信号，从16 组中选中一组作为当前读写操作的对象。首先进展芯片扩展，由 8 片 1024×1 位的芯片组成一个 1024×8 位的芯片组，除数据线之外，将一组中 8 个芯片的同名引脚连在一起包括：低位地址A09、读写掌握信号、片选信号，如下图：WEWE WE 1K×18D1K×111K×12CSDCSCSDD7D1D0a芯片扩展AD0907A4-16D09DA09A09AA13D译码器071K×8D12AC BAY0YCS 芯片组WE 11K×8CS芯片组WE207071K×8CS 芯片组WE 161A1110Y15MEMWbCPU 与芯片组的接口然后将 CPU 的存储器读写掌握信号与芯片组的读写掌握相连；低位地址 A09 与芯片组的低位地址 A09 相连；再设计译码电路，产生 16 个译码输出信号，分别与 16 组的片选信号相连，如图b所示。