计算机组成原理习题大题.pdf

计算机组成原理综合模拟试卷01三.应 用 题1.(1 1 分)设机器字长3 2 位，定点表示，尾数3 1 位，数符1 位，问：(1)定点原码整数表示时，最大正数是多少？最大负数是多少？(2)定点原码小数表示时，最大正数是多少？最大负数是多少？解：(1)定点原码整数表示：最大正数：0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1数 值=(23 1-1)1 0最大负数：o 111 111 111 111 i n i n i n 111 111 1111数 值=-(23 1-1)1 0(2)定点原码小数表示：最大正数值=(1 -2-3 1)1 0最大负数值=-(1 -2 3 1)1 02.(1 1 分)设存储器容量为3 2 字，字长6 4 位，模块数m=4,分别用顺序方式和交叉方式进行组织。存储周期T=2 0 0 ns,数据总线宽度为6 4 位，总线周期T=5 0 ns .问顺序存储器和交叉存储器的带宽各是多少？解：信息总量：q=6 4 位 X 4 =2 5 6 位顺序存储器和交叉存储器读出4 个字的时间分别是：t2=m T=4 X 2 0 0 ns =8 X 1 0 一 (s)t 1 =T+(m-1)T=2 0 0 +3 X 5 0 =3.5 X 1 0 7(s)顺序存储器带宽是：W!=q/t2=3 2 X 1 07(位/S)交叉存储器带宽是：W2=q/t,=73 X 1 07（位/S）(1 1 分)指令格式如下所示，O P 为操作码字段，试分析指令格式特点。31 26 22 18 17 16 15 0OP源寄存器变址寄存器偏移量解：（1）操作码字段为6 位，可指定26=6 4 种操作，即6 4 条指令。（2）单字长（3 2）二地址指令。（3）一个操作数在原寄存器（共 1 6 个），另一个操作数在存储器中（由变址寄存器内容+偏移量决定），所以是R S型指令。（4）这种指令结构用于访问存储器。4.（1 1 分）已知某机采用微程序控制方式，其存储器容量为5 1 2 X 4 8 （位），微程序在整个控制存储器中实现转移，可控制微程序的条件共4 个，微指令采用水平型格式，后继微指令地址采用断定方式，如图所示：微命令字段判别测试字段下地址字段.操作控制-顺序控制-（1）微指令中的三个字段分别应多少位？（2）画出对应这种微指令格式的微程序控制器逻辑框图。解：（1）假设判别测试字段中每一位为一个判别标志，那么由于有4个转移条件，故该字段为4位，（如采用字段译码只需3位），下地址字段为9 位，因为控制容量为5 1 2 单元，微命令字段是（4 8 -4 -9）=3 5 位。（2）对应上述微指令格式的微程序控制器逻辑框图B1.2如下：其中微地址寄存器对应下地址字段，P字段即为判别测试字段，控制字段即为微命令子段，后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器OP码，各状态条件以及判别测试字段所给的判别标志（某一位为1）,其输出修改微地址寄存器的适当位数，从而实现微程序的分支转移。5.（1 1 分）画出P CI 总线结构图，说明三种桥的功能。解:P CI 总线结构框图如图B 1.3 所示：图.B 1.3P CI 总线有三种桥，即H O ST/P CI 桥（简称H O ST桥），P CI /P CI 桥，P CI/L AG ACY 桥。在 P CI 总线体系结构中，桥起着重要作用：（1）它连接两条总线，使总线间相互通信。（2）桥是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同样的一份地址表。（3）利用桥可以实现总线间的卒发式传送。6.（1 1 分）某机用于生产过程中的温度数据采集，每个采集器含有8 位数据缓冲寄存器个，比较器一个，能与给定范围比较，可发出“温度过低”或“温度过高”的信号，如图B 1.1 所示。主机采用外设单独编址，四个采集器公用一个设备码，共用一个接口，允许采用两种方式访问：（1）定期巡回检测方式，主机可编程指定访问该设备中的某一采集器。（2）中断方式，当采集温度比给定范围过底或过高时能提出随机中断请求,主机应能判别是哪一个采集器请求，是温度过低或过高。请拟定该接口中有哪些主要部件（不要求画出完整的连线图），并概略说明在两种方式下的工作原理。过 离 过 低馒冲寄存器-比较需允许最低ifl度允许戢离温度湿度数施图 Bl.1解：数据采集接口方案设计如图B1.4所示。现结合两种工作方式说明上述部件的工作。（1）定期检寻方式：主机定期以输出指令DOA、设备码；（或传送指令）送出控制字到A寄存器，其中用四位分别指定选中的缓冲寄存器（四个B寄存器分别与四个采集器相应）。然后，主机以输入指令DIA、设备码；（或传送指令）取走数据。（2）中断方式：比较结果形成状态字A,共8位，每二位表示一个采集器状态：0 0正 常，0 1过 低，10过高。有任一处不正常（A中有一位以 上 为“1”）都将通过中断请求逻辑（内含请求触发器、屏蔽触发器）发出中断请求。中断响应后，服务程序以DIA、设备码；或传送指令）取走状态字。可判明有儿处采集数据越限、是过高或过低,从而转入相应处理。图 B1.4 计算机组成原理综合模拟试卷02三.应用题1.(11 分)求证：X Y 扑=医 补 (-Yo+Yi 2T)4-1证明：设x补=xoXiX2X：,丫 补=丫()口 y“(1)被乘数x符号任意，乘数y符号为正。根据补码定义，可得x*卜=2+x=2“+x(mod 2)y补=y所以x补 y补=2,1 y+x y=2(yiy2-yn)+x y其 中(yiy2-y n)是大于0的正整数，根据模运算性质有2(yiy2,*,yn)=2(mod 2)所以E x y补=2+x y=x y*(mod 2)即 x y=x朴 y=x扑 y 1(2)被乘数x符号任意，乘数y符号为负。x=Xo.X 1 X 2-X y H=l.y i y2-yn=2+y (m o d 2)由此y=y 朴 一2=0.y j z y“-1所以x -y=x (y!y2-y)xxy /h=x (y!y 2-y n)*b+-x 补又(y i 先y”)0,根据式1有x (y i y2yn)L 卜=x 补(0.y i y2-y)所以x y b=x 补(0.ymy”)+-x 朴 2(3)被乘数x 和乘数y 符号都任意。将 式 1和 式 2两种情况综合起来，即得补码乘法的统一算式，即xy =x 补(0.y i y2-y)x t t-y0=x|b (-yo+O.y i y2-y)=x)h (+y i 2 1)证毕2.（1 1 分）某计算机字长1 6 位，主存容量为6 4 K 字，采用单字长单地址指令，共有6 4 条指令，试采用四种寻址方式（立即、直接、基值、相对）设计指令格式。解：6 4 条指令需占用操作码字段（0 P）6位，这样指令余下长度为1 0 位。为了覆盖主存6 4 K 字的地址空间，设寻址模式（X）2 位，形式地址（D）8 位，其指令格式如下：1 51 0 9 8 700 PXD址址址址寻寻寻寻接接址对直间变相1X0011一一-=-XXXX寻址模式定义如下：有 效 地 址 E=D（2 5 6 单元）有效地址 E=（D）（6 4 K）有效地址 E=（R）+D （6 4 K）有效地址 E=（P C）+D （6 4 K）其中R 为变址寄存器（1 6 位），P C 为程序计数器（1 6 位），在变址和相对寻址时，位移量D 可正可负。3.（1 1 分）如图B 2.1 表示使用快表（页表）的虚实地址转换条件，快表存放在相联存贮器中，其中容量为8 个存贮单元。问：（1）当C P U按虚拟地址1 去访问主存时，主存的实地址码是多少？（2）当C P U按虚拟地址2 去访问主存时，主存的实地址码是多少？（3）当C P U按虚拟地址3 去访问主存时，主存的实地址码是多少？图 B2.1解：(1)用虚拟地址为1的页号15作为快表检索项，查得页号为15的页在主存中的起始地址为80000,故将80000与虚拟地址中的页内地址码0324相加，求得主存实地址码为80324。(2)主存实地址码=96000+0128=96128(3)虚拟地址3的页号为4 8,当用4 8作检索项在快表中检索时，没有检索到页号为4 8的页面，此时操作系统暂停用户作业程序的执行，转去执行查页表程序。如该页面在主存中，则将该页号及该页在主存中的起始地址写入主存；如该页面不存在，则操作系统要将该页面从外存调入主存，然后将页号及其在主存中的起始地址写入快表。4.(1 1分)假设某计算机的运算器框图如图B2.2所示，其中ALU为16位的加法器(高电平工作)，S,、S,为16位锁存器，4个通用寄存器由D触发器组成，0端输出，其读写控制如下表所示:读捽制R oR A0R A i选择100R。101匕110R2111R30XX不读出写控制wW A o W A,选择100R o101R i110R2111R30XX不写入要求：（1）设计微指令格式。（2）画出A D D,S UB 两条微指令程序流程图。解:看 指 令 字 长U位.微IB令格式如下:各字段意义如下：F 1一读 R0-R3的选择控制。F 2一写RO R3的选择控制。F 3一打入S A 的控制信号。F 4一打入S B 的控制信号。F 5 一打开非反向三态门的控制信号L DA L U oF 6 一打开反向三态门的控制信号L DA L U ,并使加法器最低位加l oF 7 一锁存器S B 清零RES ET 信号。F 8 段微程序结束，转入取机器指令的控制信号。R 寄存器读命令W 寄存器写命令（2）A DD、S U B 两条指令的微程序流程图见图B 2.3 所示。图 B2.35.（11分）画出单机系统中采用的三种总线结构。三 种 系 统 总 线 结 构 如 图 B2.4系统总线系统总线内存总线CPU 内存1/0接【1I/O 接口图 B2.46.(1 1分)试推导磁盘存贮器读写一块信息所需总时间的公式。解：设读写一块信息所需总时间为T b，平均找到时间为T s，平均等待时间为TL，读写一块信息的传输时间为T m，则：Tb=Ts+TL+Tmo假设磁盘以每秒r 转速率旋转，每条磁道容量为N 个字，则数据传输率=r N 个字/秒。又假设每块的字数为n,因而一旦读写头定位在该块始端，就能在T m-(n/r N)秒的时间中传输完毕。是磁盘旋转半周的时间，TL=(l/2r)秒，由此可得：T b=T s+l/2r+n/r N 秒 计算机组成原理综合模拟试卷03三.应用题1.（11 分）已知 x =-0.01111,y =+0.11001,求 x 补，-x 补x -y =?y 补，-y 补,x +y =?解：x 原=1.01111x 补=1.10001 所 以：-x 补=0.01111y L卜 y g=0.11001 y =0.11001所以：-y 补=1.00111X 扑11.10001x L卜11.10001一 y 朴00.11001+-y 1 i b11.0011100.01010X -y 补10.11000X+所以：x +y =+0.01010因为符号位相异，结果发生溢出2.（1 1分）假设机器字长16位，主存容量为128 K字节，指令字长度为16位或3 2位，共有128条指令，设计计算机指令格式，要求有直接、立即数、相对、基值、间接、变址六种寻址方式。解：由已知条件，机器字长1 6位，主存容量128 K B /2=6 4K B字，因此M A R=18位，共128条指令，故0 P字段占7位。采用单字长和双字长两种指令格式，其中单字长指令用于算术逻辑和I/O类指令，双字长用于访问主存的指令。1595 43 200PRiRI15 9 8 6 5 3 2 0OPXRiD寻址方式由寻址模式X定义如下:X =000直接寻址E=D (64K)X =001立即数D =操作数X =010相对寻址E=PC+D PC=16 位X =Oil基值寻址E=R,+D ,Rb=16 位X =100间接寻址E=(D)X =101变址寻址E=R x+D ,Rx=10 位3.（11分）某机字长32位，常规设计的存储空间W32M,若将存储空间扩至256M,请提出一种可能方案。解：可采用多体交叉存取方案，即将主存分成8个相互独立、容量相同的 模 块M,M2,-MT,每个模块32Mx3 2位。它各自具备一套地址寄存器、数据缓冲寄存器，各自以同等的方式与CPU传递信息，其组成结构如图图 B3.3C P U 访问8 个存贮模块，可采用两种方式：一种是在一个存取周期内，同时访问8个存贮模块，由存贮器控制它们分时使用总线进行信息传递。另一种方式是:在存取周期内分时访问每个体，即经过1 /8 存取周期就访问一个模块。这样，对每个模块而言，从C P U 给出访存操作命令直到读出信息，仍然是一个存取周期时间。而对C P U 来说，它可以在一个存取周期内连续访问8 个存贮体，各体的读写过程将重叠进行。4.（1 1 分）图B 3.1 所示的处理机逻辑框图中，有两条独立的总线和两个独立的存贮器。已知指令存贮器I M最大容量为1 6 3 8 4 字（字长1 8 位）,数据存贮器D M最大容量是6 5 5 3 6 字（字长1 6 位）。各寄存器均有“打 入 （R,n）和“送出”（R w）控制命令，但图中未标出。解：加法指令“A D D X （RD ”是一条隐含指令，其中一个操作数来自A C。，另一个操作数在数据存贮器中，地址由通用寄存器的内容（R D加上指令格式中的X 量值决定，可认为这是一种变址寻址。因此，指令周期的操作流程图如图B 3.4：相应的微操作控制信号列在框图外。图 B3.4BUS,图 B 3.1设处理机格式为：1701090PX加法指令可写为“A D D X （R,）”。其功能是（A C o）+（R,）+X）一A C,其 中（R1）+X）部分通过寻址方式指向数据存贮器，现取R,为试画出A D D 指令从取指令开始到执行结束的操作序列图，写明基本操作步骤和相应的微操作控制信号。5.（1 1 分）总线的一次信息传送过程大致分哪儿个阶段？若采用同步定时协议,请画出读数据的时序图来说明。解：分五个阶段：请求总线，总线仲裁，寻 址（目的地址），信息传送，状态返回（错误报告）。如图B3.5总线时钟_TLnTLJT启动信号一I -图 B 3.56.（1 1 分）图B 3.2 是从实时角度观察到的中断嵌套。试问，这个中断系统可以实行几重中断？并分析图B 3.2的中断过程。图 B 3.2解：该中断系统可以实行5重中断，中断优先级的顺序是，优先权1最高，主程序运行于最低优先权（优先权为6）。图B3.2中出现了 4重中断。图B3.2中中断过程如下：主程序运行到T1时刻，响应优先权4的中断源的中断请求并进行中断服务；到T3时刻，优先权4的中断服务还未结束，但又出现了优先权3的中断源的中断请求；暂停优先权4的中断服务，而响应优先权3的中断。到T4时刻，又被优先权2的中断源所中断，直到T6时刻，返回优先权3 的服务程序，到T7时刻，又被优先权1 的中断源所中断，到Tg时刻，优先权1的中断服务完毕，返回优先权3 的服务程序，直到T g优先权3 的中断服务结束，返回优先权 4 的服务程序，优先权4 的服务程序到T”结束，最后返回主程序。图B3.2中，优先权3的服务程序被中断2 次，而优先权5 的中断又产生。计算机组成原理综合模拟试卷04三.应用题1.（1 1 分）设 x 补=X o.X|X 2 X”。求证：X =-X o X i2 证明：当 x 0 时，X o=0 ,x 朴=0.X iX2,Xn=-X）2 1=xX X X X X（X当 X 0 时，X o=1 ,x n=1.x,x2-xn=2+x所以x=1.X jX 2 X -2 =-1 +0.X iX2,Xn=T+-X i 2 1 X.K X X X K综合上述两种情况，可得出：X =-X 0+-X i （补X X X X X X码与真值的关系）2.（1 1 分）指令格式如下所示，其中0 P 为操作码，试分析指令格式特点。1 8 1 2 1 0 9 5 40P源寄存器目标寄存器解：(1)单字长二地址指令。(2)操作码字段0 P 可以指定27=1 2 8 条指令。(3)源寄存器和目标寄存器都是通用寄存器(可分别指定3 2 个)，所以是R R 型指令，两个操作数均存在寄存器中。（4）这种指令结构常用于算术逻辑类指令。3.（1 1 分）以知cach e命中率H=0.9 8,主存比cach e慢四倍，以知主存存取周期为2 0 0 ns,求 cach e/主存的效率和平均访问时间。解：R=T m/T c=4；T c=T m/4=5 0 nsE=1/R+（1-R）H=l/4+（1-4）X 0.9 8=0.9 4T a=T c/E=T cX 4-3 X O.9 8=5 0 X 1.0 6=5 3 ns。4.（1 1 分）某计算机有8条微指令L-L,每条微指令所包含的微命令控制信号见下表，a-j 分别对应1 0 种不同性质的微命令信号。假设一条微指令的控制字段仅限8 位，请安排微指令的控制字段格式。解：为了压缩指令字的长度，必须设法把一个微指令周期中的互斥性微命令信号组合在一个小组中，进行分组译码。经分析，（e,f,h）和（b,i,j）可分别组成两个小组或两个字段，然后进行译码，可得六个微命令信号，剩下的a,c,d,g四个微命令信号可进行直接控制，其整个控制字段组成如下：像指令abedcfghii11h11UIsLbfaVyyV7VVVVy7VV7VV5/yV7X X X X X h=+-y 补解：因为 x 补+y x+y 补令x=-y 带入上式，则有：-y 朴 +y 补=-y+y 朴=0 补=0所以-y b =-y 补2.（1 1 分）什么是闪速存储器？它有那些特点？解：闪速存储器是高密度、非易损性的读/写半导体存储器。从原理上看,它属于R O M型存储器，但是它又随时改写信息；从功能上看，它又相当于R A M,所以传统R O M与R A M的定义和划分已失去意义，因而是种新型的存储器技术。闪速存储器的特点：（1）固有的非易失性；（2）廉价的高密度；（3）可 直 接 执 行；（4）固 态 性 能；3.（1 1 分）指令格式如下所示，0 P 为操作码字段，试分析指令格式的特点。15 10 7 4 3 00P疑值寄存器解：（1）双字长二地址指令，用于访问存储器。（2）操作码字段0 P 为6 位，可 以 指 定=6 4 种操作。（3）一个操作数在源寄存器（共 1 6 个），另一个操作数在存储器中（由基值寄存器和位移量决定），所以是R S 型指令。4.（1 1 分）某机运算器框图如图B 7.1所示，其中ALU由通用函数发生器组成，M1一M3为多路开关，采用微程序控制，若用微指令对该运算器要求的所有控制信号进行微指令编码的图 B7.1解：当 24 个控制信 号全部用微指令产生时，可采用字段译码法进行编码控制，采用的微指令格式如下（其中目地操作数字段与打入信号段可结合并公用，后者加上节拍脉冲控制即可）。3 位 3 位 5 位 3 位 2 位I_|目的操作数字殿源操作数字取运舞提作字段直接隹制字做O OI.,LDR.010%LDR1OilU0/LDRt001 f010/Oil/100 Ai j,十 l目的操作数源操作数 运算操作 直接控制 判别 下地址字段编码表如下：1 _1目的撑作数字毁源操作数字取运IW 作字段直接腔制字段001 与 LDR.010%LDRjOil c.LDRj100001 toio/o n /100 AMS.Sig5+15.（11分）PCI总线周期类型可指定多少种总线命令？实际给出多少种？请说明存储器读/写总线周期的功能。解：可指定16种，实际给出12种。存储器读/写总线周期从猝发式传送为基本机制，一次猝发式传送总线周期通常由一个地址周期和一个或几个数据周期组成。存储器读/写周期的解释，取决于PCI总线上的存储器控制器是否支持存储器/cache之间的PCI传输协议。如果支持，则存储器读/写一般是通过cache来进行；否则，是以数据非缓存方式来传输。6.（11分）试分析图B7.2所示写电流波形属于何种记录方式。图 B 7.2解：(1)是调频制(F M)；(2)是改进调频制(M F M)；(3)是调相制(P E)；(4)是调频制(F M)；(5)是不归零制(N R Z)；(6)是“见1就翻制(N R Z 1)。计算机组成原理综合模拟试卷08三.应用题1.（1 1 分）设分 补=X o.X|X 2 X n。求证:0.1x-0 x 补=2 x 0+x,其中X o=证明：当 1 x 20时，即x 为正小数，则1 x 补X 2 0因为正数的补码等于正数本身，所以 lX0.X|XjX n 20,x0=0当 1 x -1 时，即x为负小数，根据补码定义有：2 x 补=2+x 1 （mod2）即 2 X0.X1X2 Xn 1 ，x=1所以 正数：符号位X。=0 负数：符号位x0=l若 1 x20,x0=0,贝 u x 朴=2 X o+x=x若-X o=l,则 x 扑=2 x+x =2+x所 以 有 x 祢=2 X o+x,x0=柱面（逾道）号|盘面（磁头）号|扇区号2.（11分）某机字长16位，使用四片74181组成算术/逻辑运算单元，设最低位序号标注为第0 位，（1）写出第5 位的进位信号Ce的逻辑表达式。（2）估算产生C6所需的最长时间。（3）估算最长求和时间。解：（1）组成最低四位的74181进位输出为:C4=CM=G +P C=G+P C。，C0为向第0 位进位。其中，G=y3+y2x3+yiX?X3+y（）XiX2X:jP=X0X1X2X3所以，C,5=y4+x GC6=y5+X5C5=y$+xsy,t+x s y l”（2）设标准门延迟时间为T,“与或非”门延迟时间为1.5 T,则进位信号C。由最低位传至Ce需经一个反向器、两 极“与或非”门，故产生或的最长延迟时间为：T+2X1.5T=4T（3）最长求和时间应从施加操作数到ALU算起：第一片74181有 3 级“与或非”门（产生控制参数x。，y。和Cm）,第二、三片74181共 2 级反向器和2级“与或非”门（进位链），第四片7181求和逻辑（1级与或非门和1级半加器，设其延迟时间为3 T),故总的加法时间为：t o =3 X 1.5T +2 T +2 X 1.5T+1.5T +3 T =1 4 T3.(1 1 分)如 图 B 8.1 表示用快表(页表)的虚实地址转换条件，快表放在相联存贮器中，其容量为8 个存贮单元，问：(1)当CP U 按虚地址1 去访问主存时主存的实地址码是多少？(2)当CP U 按虚地址2去访问主存时主存的实地址码是多少？(3)当CPU按虚地址3去访问主存时主存的实地址码是多少？图 B 8.1解：(1)用虚拟地址为1 的页号1 5作为快表检索项，查得页号为1 5的页在主存中的起始地址为80 0 0 0,故将80 0 0 0 与虚拟地址中的页内地址码0 3 2 4相加，求得主存实地址码为80 3 2 4 o(2)主存实地址码=960 0 0 +0 1 2 8=961 2 8（3）虚拟地址3的页号为4 8,当用4 8作检索项在快表中检索时，没有检索到页号为4 8的页面，此时操作系统暂停用户作业程序的执行，转去执行查页表程序。如该页面在主存中，则将该页号及该页在主存中的起始地址写入主存；如该页面不存在，则操作系统要将该页面从外存调入主存，然后将页号及其在主存中的起始地址写入快表。4.（1 1 分）图B 8.2 给出了微程序控制的部分微指令序列，图中每一框代表一条微指令。分支点a由指令寄存器3，卜两位决定，分支点b由条件码标志c决定。现采用断定方式实现微程序的程序控制，已知微地址寄存器长度为8位，要求:（1）设计实现该微指令序列的微指令字顺序控制字段的格式。（2）画出微地址转移逻辑图。图 B 8.2解：（1）已知微地址寄存器长度为8 位，故推知控存容量为2 56单元。所给条件中微程序有两处分支转移。如不考虑他分支转移，则需要判别测试位匕，P 2（直接控制）,故顺序控制字段共1 0 位，其格式如下,A i 表示微地址寄存器：P i P?A|,A 2 ,，,A s柱面（磁道）号|盘面（磁头）号|扇区号|（2）转移逻辑表达式如下：A8=Pl I R6 T iA7=P i I R s ,T,Afi=P2,Co ,T(其中为节拍脉冲信号。在巳条件下，当I R e =1 时，脉冲到来时微地址寄存器的第8 位A,将 置“1”，从而将该位由“0”修改为“1 。如果=0,则A s 的“0”状态保持不变，A”A6的修改也类似。根据转移逻辑表达式，很容易画出转移逻辑电路图，可用触发器强制端实现。5.(1 1 分)某磁盘存贮器转速为3 0 0 0 转/分，共有4 个记录面，每毫米5道，每道记录信息为1 2 2 8 8 字节，最小磁道直径为2 3 0 n m 1,共有2 7 5道。问：(1)磁盘存贮器的容量是多少？(2)最高位密度与最低位密度是多少？(3)磁盘数据传输率是多少？(4)平均等待时间是多少？(5)给出一个磁盘地址格式方案。加 利(1)每道记录信息容量=1 2 2 8 8 字节 每个记录面信息容量=2 7 5X 1 2 2 8 8 字节共有4 个记录面，所以磁盘存储器总容量为：4 X 2 7 5X 1 2 2 8 8 字 节=1 3 51 68 0 0 字节(2)最高位密度D i 按最小磁道半径R计 算(%=1 1 5m m)：D.=1 2 2 8 8字 节/2 JTR=1 7 字 节/m m最低位密度D?按最大磁道半径R 2 计算：R2=R,+(2 7 5 4-5)=1 1 5+55=1 7 0 m mD2=1 2 2 8 8 字节/2 口 R z=1 1.5 字节/m m(3)磁盘传输率C =r-Nr=3 0 0 0 /60 =50 周/秒N =1 2 2 8 8 字节(信道信息容量)C =r N =50 X 1 2 2 8 8 =61 4 4 0 0 字节/秒（4）平均等待时间=l/2 r=1 /（2 X 50）=1 0 毫秒（5）磁盘存贮器假定只有一台，所以可不考虑台号地址。有 4个记录面，每个记录面有2 7 5个磁道。假定每个扇区记录1 0 2 4 个字节，则需要1 2 2 8 8 4-1 0 2 4 字 节=1 2 个扇区。由此可得如下地址格式：14 6 5430柱面（磁道）号盘面（磁头）号1扇区号图 B 8.36.（1 1 分）画出程序中断方式基本接口示意图，简要说明I m,I R ,E I,R D,B S 五个触发器的作用。解：五个触发器的作用：中断屏蔽触发器（I m）：C P U 是否受理中断或批准中断的标志。I m 标志为“0”时，C P U 可受理外界中断请求。中断请求触发器（I R）：暂存中断请求线上由设备发出的中断请求信号，I R 标志 为“1”时，表示设备发出了中断请求。允许中断触发器（E I）：用程序指令来置位，控制是否允许某设备发出中断请求。I E 为“1”时，某设备可以向C P U 发出请求。准备就绪的标志（R D）：一旦设备做好一次数据的接收或发送，便发出一个设备动作完毕信号，使 R S 标志为“1”。工作触发器（B S）：设 备“忙”的标志。B S=1,表示启动设备工作。计算机组成原理综合模拟试卷09三.应用题1.（1 1 分）已知：x=0.1 0 1 1,y=-0.0 1 0 1,求：1 x 补，-Jrx 补,y 补，y 朴，-y 扑。.r解：x 补=0.1 0 1 1 ,y 补=1.1 0 1 1 x 补=0.0 1 0 1 1 ,x 补=1.1 1 0 1 1 x 补=0.0 0 1 0 1 1 ,x 补=1.1 1 1 0 1 1x 补=1.0 1 0 1 ，x 补=0.0 1 0 12.（1 1 分）用 1 6K X 1 位的D R A M 芯片构成64 K X 8 位的存贮器。要求：（1）画出该寄存起组成的逻辑框图。（2）设存贮器读/写周期均为0.5 u s,CP U 在 I n s内至少要访存一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存贮单元刷新一遍，所需实际刷新时间是多少？解：（1）根据题意，存贮器总量为6 4 K B,故地址线总需1 6 位。现使用1 6 KXI位的动态R A M芯片，共需3 2 片。芯片本身地址线占1 4 位，所以采用位并联与地址串联相结合的方法来组成整个存贮器，其组成逻辑框图如图B 9.3,其中使用一片2 :4 译码器。（2）根据已知条件，CP U 在 l u s 内至少需要访存一次，所以整个存贮器的平均读/写周期与单个存贮器片的读/写周期相差不多，应采用异步刷新比较合理。对动态MOS 存贮器来讲，两次刷新的最大时间间隔是2 u s。R A M芯片读/写周期为0.5 n s,假设1 6 K XI位的R A M芯片由1 2 8 X 1 2 8 矩阵存贮元构成，刷新时只对1 2 8 行进行异步方式刷新，则刷新间隔为2 m /1 2 8 =1 5.6 n s,可取刷新信号周期1 5 P S o图 B 9.33.（11分）指令格式如下所示，0P为操作码字段，试分析指令格式的特点。4 315 10 70OP源寄存方悬值书#器位卷星（16位）解：（1）双字长二地址指令，用于访问存储器。（2）操作码字段0 P 为6 位，可以指定2,=6 4 种操作。（3）一个操作数在源寄存器（共 1 6 个），另一个操作数在存储器中（由基值寄存器和位移量决定），所以是R S 型指令。4.（1 1 分）CP U 结构如图B 9.1 所示，其中有一个累加寄存器A C,一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。（1）标明图中四个寄存器的名称。（2）简述指令从主存取到控制器的数据通路。（3）简述数据在运算器和主存之间进行存/取访问的数据通路。图 B 9.1解：（1）a 为数据缓冲寄存器D R ,b 为指令寄存器I R ,c 为主存地址寄存器，d为程序计数器P C。（2）主 存 M-缓冲寄存器D R -指令寄存器I R -操作控制器。（3）存贮器读：M-D R f A LU -A C 存贮器写：A C-D R -*M5.（1 1 分）试推导磁盘存贮器读写一块信息所需总时间的公式。角 军：设读写一块信息所需总时间为T”平均找到时间为T平均等待时间为TL，读写一块信息的传输时间为T m，贝 I J：T b=T s+T L+T m。假设磁盘以每秒r 的转速率旋转,每条磁道容量为N 个字，则数据传输率=r N个字/秒。又假设每块的字数为n,因而一旦读写头定位在该块始端，就能在T m、（n/r N）秒的时间中传输完毕。是磁盘旋转半周的时间，TL=（l/2 r）秒，由此可得：T b=T s +l/2 r+n/r N秒6.（1 1 分）如图B 9.2 所示的系统中断机构是采用多级优先中断结构，设备A连接于最高优先级，设备B 次之，设备C 又次之。要求C P U 在执行完当前指令时转而对中断请求进行服务，现假设：T”为查询链中每个设备的延迟时间，晨、TB、几分别为设备A、B、C 的服务程序所需的执行时间，T s、几为保存现场和恢复现场所需时间。试问：在此环境下，此系统在什么情况下达到中断饱和？即在确保请求服务的三个设备都不会丢失信息的条件下，允许出现中断的极限频率有多高？注意，“中断允许”机构在确认一个新中断之前，先要让即将被中断的程序的一条指令指令执行完毕。图 B 9.2解：假设主存工作周期为T,执行一条指令的时间也设为几。则中断处理过程和各时间段如图B 9.4 所示。当三个设备同时发出中断请求时，依次处理设备A、B、C 的时间如下：t,=2 T M +TQ C+TS+TA+TRt f i =2 T M +TD C+TS+TA+TRt c =2TM+TDC+TS+TA+TB达到中断饱和的时间为：T =tA+tB+t c 中断极限频率为：f =1 /T 计算机组成原理综合模拟试卷10三.应用题（H 分）如图B 1 0.1 所示，某S R A M 的写入时序图，其中R /W是读写命令控制线，当R /W 线为低电平时，存贮器按给定地址把数据线上的数据写入存贮器。请指出图中写入时序的错误，并画出正确的写入时序图。地 比 X 乂 做“乂 图 B 1 0.1解：写入存贮器时时序信号必须同步。通常，当R/W线加负脉冲时，地址和数据线的电平必须是稳定的。当 R /W 线达到逻辑。电平时，数据立即被存贮。因此，当R/W线处于低态时，如果数据线改变了数值，那么存贮器将存贮新的数据。同样，当R /W处于低态时，地址线发生变化，那么同样的数据将存贮到新的地址。正确的写入如下图：i；x-四.(1 1分)由S,E,M三个域组成的一个3 2位二进制字所表示的非零规格化浮点数x,其 值 表 示 为：X =(-1)s X(1.M )X 2E-128问：其所表示的规格化的最大正数、最小正数、最大负数、最小负数是多少？五.(11分)某计算机的数据通路如图BIO.2 所示，其中M一主存，MBR一主存数据寄存器，MAR一主存地址寄存器，R0-R3通用寄存器，IR-指令寄存器,PC程序计数器(具有自增能力)，C、D暂存器，ALU一算术逻辑单元(此处做加法器看待)，移位器一左移、右移、直通传送。所有双向箭头表示信息可以双向传送。请按数据通路图画出“ADD(RI),(R2)+”指令的指令周期流程图。该指令的含义是两个数进行求和操作。其中源操作地址在寄存器R1中，目的操作数寻址方式为自增型寄存器间接寻址(先取地址后加1)。图 B 10.2解：“ADD(RI),(R2)+”指令是SS型指令，两个操作数均在主存中。其中源操作数地址在R1中，所以是R1间接寻址。目的操作数地址在R2中,由R2间接寻址，但 R2的内容在取出操作数以后要加1进行修改。指令周期流程图如图B10.4P C-M A R图 BIO.4六.（11分）如果在一个CPU周期中要产生3个脉冲=200ns,T2=400ns,T3=200ns,试画出时序产生器逻辑图。解：节拍脉冲，T?,T s的宽度实际等于时钟脉冲的周期或是它的倍数，此时=T2=200ns,T3=400 ns,所以主脉冲源的频率应为f=1/T.=5MHZ为了消除节拍脉冲上的毛刺，环型脉冲发生器采用移位寄存器形式。图B10.5画出了题目要求的逻辑电路图和时序信号关系。根据关系，节拍脉冲，丁2 ,丁3的逻辑表达式如下：T.=C,XC2,T2 C2,T.3 Ci图 B 10.5七.（1 1 分）已知c a c h e /主存系统效率为8 5%,平均访问时间为6 0 n s,c a c h e比主存快4 倍，求主存储器周期是多少？c a c h e 命中率是多少？解：因为：t a =t c /e 所 以：t c =t a X e =6 0 X0.8 5 =5 1 0 n s（c a c h e 存取周期）tm=tcX r =5 1 0 X 4 =2 0 4 n s （主存存取周期）因为：e =1 /r +(1 -r )H所以：H=2.4 /2.5 5 =0.9 441.（Il分）某 I/O 系统有四个设备：磁 盘（传输速率为500000位/秒），磁 带（200000位/秒），打 印机（2000位/秒），CRT（1000位/秒），试用中断方式，DMA方式组织此I/O系统。（画出包括CPU部分总线控制在内的I/0 方式示意图，并略作文字说明）。解：I /0系统组成如图B10.6所示：-总岐控I/ODMAI中 厮 晌 成打 印 机 CRT I 碓 需CFU图 B 10.6根据设备传输速率不同，磁盘、磁带采用DM A方式，打印机、CRT采用中断方式；呼而使用了独立请求与链式询问相结合的二维总线控制方式。DMA请求的优先权高于中断请求线。每一对请求线与响应线又是一对