可编程逻辑器件PLD培训教材15263.pptx
7.3 可编程逻辑器件PLD7.3.1 PLD概述 7.3.2 PLD电路表示法7.3.3 可编程阵列逻辑(PAL)7.3.4 通用阵列逻辑器件(GAL)7.3.5 CPLD/FPGA7.3.1 可编程逻辑器件概述 中小规模标准IC 74/74HC/C4000软件配置大规模IC CPU/DSP/ARM/MCS专用集成电路ASIC 全定制/半定制 可编程逻辑器件PLD一、数字集成电路分类:二、PLD的特点功能密度高设计方法灵活（自顶向下、HDL、IP核）先期投资少、风险小产品开发周期短在系统可编程特性可靠性高、保密性强三、PLD分类低密度PLD可编程阵列逻辑PAL通用阵列逻辑GAL高密度PLD复杂可编程逻辑器件CPLD现场可编程门阵列FPGA四、PLD器件设计流程u设计准备（系统规范，模块设计）u设计输入u原理图输入方式u文本输入方式(VHDL、Verilog HDL)u功能仿真（前仿真）u综合u适配（布局布线）u时序仿真（后仿真）u下载（编程）u硬件测试五、世界主要PLD公司简介公司名称PLD开发系统主要产品Xilinx 公司Altera 公司Foundation,ISEMax+plus,QuartusFPGA/CPLDCPLD/FPGA主要厂商FPGA/CPLD产品市场份额两大FPGA/CPLD厂商的代表产品六、面向PLD的EDA技术发展趋势PLD芯片高、中、低档产品齐全嵌入式系统（RAM/PLL/SOPC）完善的硬件测试技术内部逻辑测试（嵌入式逻辑分析仪）JTAG边界扫描测试高性能的EDA开发工具IP核的广泛应用系统级设计语言System C,System Verilog七、PLD应用领域高速数字信号处理无线通信领域,如软件无线电视频图像处理领域,如高清数字电视(HDTV)军事和航空航天领域,如雷达声纳接口逻辑控制器PCI、PS/2、USB等接口控制器SDRAM、DDR SRAM 接口控制器电平转换 LVDS、TTL、COMS等八、EDA设计相关网站九、常用FPGA/CPLD开发工具l集成开发工具 Altera:Maxplus,Quartus Xilinx:Foundation,ISEl HDL综合器 Synopsys公司的FPGA Compiler II Synplicity公司的Synplify Prol HDL仿真器 Mentor公司ModelSim Aldec公司的Active-HDL Candece公司的Verilog-XL十、基于FPGA的嵌入式系统l Altera公司NIOSII/ARM9l Xilinx公司MicroBlaze/Power PC一个典型的复杂应用系统采用了嵌入式解决方案的系统一、基本门电路的PLD表示法1.输入缓冲器：2.与门3 或门7.3.2 PLD的电路表示法二、PLD的基本结构7.3.3 可编程阵列逻辑(PAL)或阵列（固定）与阵列（可编程）一、特点不能重复编程输出结构固定二、结构图三、用PAL实现逻辑函数PAL器件组合输出结构PAL器件寄存器输出结构7.3.4 通用阵列逻辑器件(GAL)或阵列（固定）与阵列（可编程）一、特点可重复编程输出可重新组态二、结构图输出逻辑宏单元(OLMC)结构通用阵列逻辑器件GAL组态模式专用组合输出及专用输入模式三态控制组合输出模式寄存器输出模式u集成密度高u宏单元组态灵活l多触发器结构l异步时钟和时钟选择l异步清零与异步予置lI/O端口的复用功能l乘积项共享阵列u高速度、低功耗u高保密性7.3.5 CPLD/FPGAFPGA/CPLD结构l二维的逻辑块阵列（逻辑单元）l可编程的输入/输出单元l可编程的互连资源MAX7000结构框图MAX结构框图宏单元FLEX10K逻辑结构FLEX10K逻辑单元LEFLEX10K I/OEFLEX10K嵌入式阵列块EABCyclone结构图Cyclone逻辑单元LECyclone LABCyclone IOECyclone CLOCKFPGA与CPLD的比较l CPLD:逻辑宏单元规模大 Pin to Pin延迟时间可预测 非易失性（Flash、E2CMOS）保密性好 互联资源有限（集中）功能密度低l FPGA:逻辑功能块规模小，资源可充分利用 Pin to Pin延迟时间不预测 易失性（SRAM）保密性差 互联资源丰富（分布式、全局，长线，短线）功能密度高FPGA/CPLD芯片选型参考l CPLD or FPGAl Altera or Xilinxl Altera Cyclone系列 CycloneII系列 Stratix系列 StratixII系列 MAXII系列l Xilinx Spartan3系列 Virtex系列
