中职 通信技术基础（第3版）第3章电子课件 .ppt

第3章 组合逻辑电路第1节 组合逻辑电路的设计一、组合逻辑图的结构特点和设计的基本步骤1、组合逻辑图的结构特点 一个基本逻辑门就是一个结构最简单的组合电路，多数组合逻辑电路由两个以上（含两个）逻辑门组成。一个组合逻辑电路就是一个逻辑函数，可以有多个输入信号（输入变量），但只能有一个输出信号（输出函数）。输入信号完全（或部分）相同的组合逻辑电路可采用多输出端的联合性结构。2、设计组合逻辑的基本步骤 只要能够确定电路输入信号、输出信号的数量及其状态间的对应关系，就能构造出具有相应功能的数字逻辑电路。设计步骤如第1章的图1-1所示：首先是按命题所述条件（输入信号）与结果（输出信号）之间的全部逻辑对应关系得出最简逻辑表达式；再按选用的逻辑门种类变换表达式；画出逻辑电路图；最后按图制作实际电路。二、成品组合逻辑电路核心结构的设计 了解成品组合逻辑电路核心结构的设计，有助于提高实际设计能力和丰富设计思路。1、一位全加器的逻辑设计表3-1 一位全加器真值表输入 输出Ci-1AiBiSiCi0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1根据真值表写出两个函数的表达式：再对两个函数的表达式做转换：图3-1 全加器电路图3-2 7482的电路结构和引脚功能一位同比较器设计表3-2 一位同比较器真值表Ai BiGi0 0 10 1 01 0 01 1 1写出一位同比较器的逻辑函数表达式图3-3 一位同比较器电路一位大小比较器设计表3-3 一位大小比较真值表AiBiLiAiBi MiAiBi0 0 0 00 1 0 11 0 1 01 1 0 0由真值表得两个输出信号的函数表达式图3-4 一位大小比较器电路图3-5 7485的内部结构与引脚功能编码器的逻辑设计表3-4 8421BCD编码真值表输入 输出四位8421码十进制数B3B2B1B00（I0）0 0 0 01（I1）0 0 0 12（I2）0 0 1 03（I3）0 0 1 14（I4）0 1 0 05（I5）0 1 0 16（I6）0 1 1 07（I7）0 1 1 18（I8）0 0 0 09（I9）1 0 0 1编码器的表达式：图3-6 8421BCD码编码器电路（a）或非门结构的编码器（b）与非门结构的编码器（c）74147的引脚功能译码器的逻辑设计 把二进制码按编码时所赋予的含意进行还原的过程称为译码，能实现译码的电路 称为译码器。二进制译码器表3-5 74138真值表输 入 输 出 C B A0 1 1 X X X 1 1 1 1 1 1 1 11 0 0 0 0 0 0 1 1 1 1 1 1 11 0 0 0 0 1 1 0 1 1 1 1 1 11 0 0 0 1 0 1 1 0 1 1 1 1 11 0 0 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 0 0 1 1 1 1 0 1 1 11 0 0 1 0 1 1 1 1 1 1 0 1 11 0 0 1 1 0 1 1 1 1 1 1 0 11 0 0 1 1 1 1 1 1 1 1 1 1 0依据真值表可写出在使能状态下每个输出信号的逻辑表达式：图3-7 3线-8线译码器图3-8 74138的引脚功能 译码器的输入信号的一个组合状态对应一个输出端有效，所以也被叫做线路选择器或数据选择器。二-十进制译码器 将二-十进制代码译成10个十进制数字的电路称为二-十进制译码器。译码器的输入信号为四位二进制代码，输出是与十进制10个数字相对应的独立信号。表3-6 8421BCD码译码器真值表输 入 输 出D C B A0 0 0 0 0 1 1 1 1 1 1 1 1 10 0 0 1 1 0 1 1 1 1 1 1 1 10 0 1 0 1 1 0 1 1 1 1 1 1 10 0 1 1 1 1 1 0 1 1 1 1 1 10 1 0 0 1 1 1 1 0 1 1 1 1 10 1 0 1 1 1 1 1 1 0 1 1 1 10 1 1 0 1 1 1 1 1 1 0 1 1 10 1 1 1 1 1 1 1 1 1 1 0 1 11 0 0 0 1 1 1 1 1 1 1 1 0 11 0 0 1 1 1 1 1 1 1 1 1 1 0用卡诺图对十个输出函数进行化简：再把化简结果转换为与非式：图3-10 二-十进制译码器（a）译码器电路（b）7442的内部结构（c）7442的引脚功能显示译码器能直接驱动数码显示器的译码电路称为显示译码器。图3-11 LED数码管结构表3-7 共阳极数码管的显示译码器真值表输入 输出字形D C B A a b c D e f g0 0 0 0 0 0 0 0 0 0 1 00 0 0 1 1 0 0 1 1 1 1 10 0 1 0 0 0 1 0 0 1 0 20 0 1 1 0 0 0 0 1 1 0 30 1 0 0 1 0 0 1 1 0 0 40 1 0 1 0 1 0 0 1 0 0 50 1 1 0 0 1 0 0 0 0 0 60 1 1 1 0 0 0 1 1 1 1 71 0 0 0 0 0 0 0 0 0 0 81 0 0 1 0 0 0 0 1 0 0 9 驱动共阳极数码管的显示电路需输出低电平0时笔画LED点亮。图3-12 7449的内部电路和引脚信号 TTL系列的7449（4线-七段译码器/驱动器）是与共阴极LED数码管配合使用的显示驱动电路。三、竞争冒险现象的形成与抑制1、竞争冒险的成因与影响 在实际电路中，由于门电路的传输延迟，使得电路中的信号可能出现瞬间的错误状态组合，导致输出端产生错误信号，在波形上表现为不该出现的窄脉冲（被称为毛刺），会对敏感的后级电路造成干扰，需要采取措施予以消除。这种现象常因一对互反信号在电路传输中再次相遇造成，称为竞争冒险。2、竞争冒险分析（1）与门形成竞争冒险的情况图3-13 与门竞争冒险及其波形（a）电路结构（b）理想波形（c）实际波形（2）或门形成竞争冒险的情况图3-14 或门竞争冒险及其波形（a）电路结构（b）理想波形（c）实际波形 电路中存在竞争冒险的结构，并不等于一定有毛刺产生，这只是一种可能。如逻辑函数：只有在B=C=1 和A 信号由1 变为0 时，信号由0 变为1的延迟，电路中出现或门类型的竞争冒险现象，使输出波形中出现负脉冲毛刺。其他时候则正常。3、消除竞争冒险的措施（1）引入封锁脉冲图3-16 封锁脉冲的形成（2）插入缓冲器，调整信号延迟时间 造成竞争冒险的根本原因，是电路中的非门使一对互补信号产生传输时间差。TTL产品的74265是4种互补输出的逻辑门电路（如下图所示），有避免竞争冒险现象的作用。（3）使用滤波电容图3-18 用电容消除竞争冒险 在输出端接入电容的方法最简单，但会导致输出波形的边沿变差，电容量不宜过大。第2节 组合逻辑电路的识图常识一、逻辑电路图的识读1、用图形符号直观说明各部位输入、输出有效电平 在实用逻辑图中，常在输入、输出信号高电平有效的部位用正逻辑符号，在输入信号低电平有效的部位用负逻辑符号，还常给表示信号的字母加反号。表3-8 与逻辑真值表及正、负逻辑符号AB Y输入、输出的逻辑关系 逻辑属性 逻辑符号00 0只要输入有0，输出即为0负或逻辑（正与逻辑的反函数）01 010 011 1只有输入全为1，输出才为1 正与逻辑表3-9 或逻辑真值表及正、负逻辑符号AB Y输入、输出的逻辑关系 逻辑属性 逻辑符号00 0只有输入全0，输出才为0负与逻辑（正或逻辑的反函数）01 1只要输入有1，输出即为1 正或逻辑10 111 1表3-10非逻辑真值表及正、负逻辑符号A Y输入、输出的逻辑关系 逻辑属性 逻辑符号0 10入1出负非逻辑（正函数）1 01入0出正非逻辑（反函数）表3-11 与非逻辑真值表及正、负逻辑符号AB Y输入、输出的逻辑关系 逻辑属性 逻辑符号00 1只要输入有0，输出即为1负或非逻辑（正与非逻辑的反函数）01 110 111 0只有输入全为1，输出才为0 正与非逻辑表3-12 或非逻辑真值表及正、负逻辑符号AB Y输入、输出的逻辑关系 逻辑属性 逻辑符号00 1只有输入全0，输出才为1负与非逻辑（正或非逻辑的反函数）01 0只要输入有1，输出即为0 正或非逻辑10 011 0 在逻辑图中负逻辑符号对说明0有效信号很直观，但用表达式表述却容易造成混乱，为此有统一约定：各种基本逻辑门电路产品都按正逻辑命名；在教材中，如果没有正、负逻辑说明，都用正逻辑语言表述逻辑。如对表达式 应表述为“或非等于变量变反相与”，而不说成“或非等于负与”。图3-19负逻辑符号使用实例 图中圈内的逻辑符号实际是一个正或门。遇到上述这些负逻辑符号时，要将其更换为相应的正逻辑符号，才能使逻辑图与实际电路器件对应。OC门的应用实例图3-20 为8031扩展多个外中断源三态门的使用实例图3-21 8031扩展串行E2PROM的电路成品组合逻辑电路的使用一例图3-22 以74367为接口的键盘电路和74367三、普通逻辑门作控制门使用 多输入端的逻辑门的逻辑功能也可以理解为一种控制关系。1、与逻辑门的禁止/选通控制功能A0=0 A1=A图3-23 与门作控制门使用2、或逻辑门的禁止/选通控制功能图3-24 或门作控制门使用 汽车行车信号灯的控制电路，是与、或两种逻辑门的控制功能使用实例。图3-25 车灯控制组合逻辑电路表3-13 6个灯的动作要求汽车动作仪表灯L 前灯L 后灯R 前灯R 后灯灯亮特点转弯L 亮 亮 亮按F1频率做眨眼式闪动R 亮 亮 亮紧急 亮 亮 亮 亮 亮按F1频率做眨眼式闪动制动 亮 亮 不闪动停车 亮 亮 亮 亮按F2频率做快速闪动4端数据分配器,B、A为两个分配控制信号。图3-26 4输出端数据分配器表3-14 数据分配器功能真值表B A功能0 00 11 01 1M0=NM1=NM2=NM3=N 四选一的数据选择器，B、A为两个选择控制信号。图3-27 四选一数据选择器表3-15 数据选择器功能真值表B A功能0 00 11 01 1M=N0M=N1M=N2M=N33、异或门的功能转换控制 用异或门的一个输入端作为功能转换控制信号，1可使异或门变为反相器，0则使它变为同相传输器。图3-28 异或门的功能转换图3-29 74LS86应用实例本章小结（1）组合逻辑电路的本质特点是无记忆性。任一时刻输出信号状态只取决于该时刻输入信号状态组合，与电路原状态无关。在电路结构上不含任何信号回授。基本逻辑门是最简单的组合电路。（2）在集成数字电路系列中有种类齐全的逻辑门及典型功能的组合电路产品可供选用，在制作数字电路时应按功能首选成品电路，没有现成产品的电路才是需要设计与制作的。（3）用逻辑门设计组合电路时，通常有着眼逻辑要求、着眼信号有效电平要求、着眼信号之间的控制关系三种思路方式。