工信版(中职）电工与电子技术第九章教学课件.ppt

YCF(中职）电工与电子技术第九章教学课件第九章第九章 触发器和时序逻辑电路触发器和时序逻辑电路第一节第一节 数字电路基础数字电路基础第二节第二节 同步同步RS触发器触发器第三节第三节 集成触发器集成触发器第四节第四节 时序逻辑电路时序逻辑电路返回第一节第一节 数字电路基础数字电路基础 触发器是构成时序逻辑电路的基本逻辑部件，它有两个稳定的状态触发器是构成时序逻辑电路的基本逻辑部件，它有两个稳定的状态:0状态和状态和i状态。在不同的输入情况下，它可以被置成。状态或状态。在不同的输入情况下，它可以被置成。状态或i状态状态;当当输入信号消失后，所置成的状态能够保持不变。因此，触发器可以记输入信号消失后，所置成的状态能够保持不变。因此，触发器可以记忆忆i位二值信号。位二值信号。1.基本基本RS触发器的基本结构及逻辑符号触发器的基本结构及逻辑符号(见见表表9一一1)2.基本基本RS触发器的工作原理及特点触发器的工作原理及特点基本基本RS触发器有两个信号输出端触发器有两个信号输出端Q和和Q，正常工作时状态相反。，正常工作时状态相反。Q=O,Q=1的状态称。状态，的状态称。状态，Q=i,Q=o的状态称的状态称i状态。信号输入端，状态。信号输入端，低电平有效，即低电平有效，即0电平有可能使触发器翻转。一般把触发器接收输入电平有可能使触发器翻转。一般把触发器接收输入信号之前的状态，也就是触发器原来的稳定状态称为现态信号之前的状态，也就是触发器原来的稳定状态称为现态;把触发器把触发器接收输入信号之后所处的新的稳定状态称为次态。接收输入信号之后所处的新的稳定状态称为次态。RS触发器的工作触发器的工作原理如原理如表表9一一2所示。所示。下一页返回第一节第一节 数字电路基础数字电路基础3.波形图波形图触发器输入信号取值和状态之间对应关系的图形称为波形图，如触发器输入信号取值和状态之间对应关系的图形称为波形图，如图图9一一1所示所示上一页返回第二节第二节 同步同步RS触发器触发器 基本基本RS触发器的特点是输出状态直接受控制端信号的控制。只要控触发器的特点是输出状态直接受控制端信号的控制。只要控制端加有置制端加有置0或置或置1的信号，输出状态就随之变化。而实际中往往要求的信号，输出状态就随之变化。而实际中往往要求触发器的状态不仅仅受触发器的状态不仅仅受R,S端信号的控制，还要求按一定的时间把端信号的控制，还要求按一定的时间把R,S端的状态反映到输出端。这就要再增加一个输入控制端，只有这端的状态反映到输出端。这就要再增加一个输入控制端，只有这个控制端有控制信号时，触发器才能动作。至于触发器转换到什么状个控制端有控制信号时，触发器才能动作。至于触发器转换到什么状态，仍由输入端态，仍由输入端R和和S的信号决定。采用这种触发方式的触发器称为的信号决定。采用这种触发方式的触发器称为同步同步RS触发器。触发器。1.同步同步 RS触发器的实物图、基本结构及逻辑符号触发器的实物图、基本结构及逻辑符号 同步同步RS触发器仍可由触发器仍可由74IS00组成，其实物图、基本结构及逻辑符组成，其实物图、基本结构及逻辑符号如号如表表9一一3所所示。示。2.同步同步RS触发器的特点触发器的特点CP=0时，时，R=S=1，触发器保持原来状态不变，触发器保持原来状态不变;CP=1时，工作情况与基本时，工作情况与基本RS触发器相同。触发器相同。3.波形图波形图同步同步RS触发器的波形图如触发器的波形图如图图9一一2所示。所示。返回第三节第三节 集成触发器集成触发器 集成触发器有集成触发器有TTL集成时钟触发器，也有集成时钟触发器，也有CMOS集成时钟触发器，虽集成时钟触发器，虽然它们的内部结构有所不同，但是外部功能是相同的。常用的集成触然它们的内部结构有所不同，但是外部功能是相同的。常用的集成触发器有发器有JK触发器、集成触发器、集成D触发器等。触发器等。1.集成触发器的触发方式集成触发器的触发方式 前面所讲的时钟触发器一同步，前面所讲的时钟触发器一同步，RS触发器在触发器在CP高电平期间，若高电平期间，若RS的状态连续变化，其触发器的状态会产生翻转两次以上的现象，称为的状态连续变化，其触发器的状态会产生翻转两次以上的现象，称为空翻。时钟触发器的翻转必须在时钟脉冲作用时进行，而时钟脉冲一空翻。时钟触发器的翻转必须在时钟脉冲作用时进行，而时钟脉冲一般可分为般可分为4个阶段个阶段:上升沿、高电平、下降沿和低电平，因此触发器的上升沿、高电平、下降沿和低电平，因此触发器的触发方式也有多种，如触发方式也有多种，如表表9一一4所示。所示。2.JK触发器触发器 (1)集成集成JK触发器的基本知识集成触发器的基本知识集成JK触发器的实物图、引脚排列图、触发器的实物图、引脚排列图、逻辑符号及说明如逻辑符号及说明如表表9一一5所示。所示。下一页返回第三节第三节 集成触发器集成触发器(2)集成集成JK触发器的逻辑功能及相应特点触发器的逻辑功能及相应特点(见见表表9一一6)(3)波形图当触发器的初态为波形图当触发器的初态为“0”时，如果已知时，如果已知JK触发器的触发器的CP脉冲，脉冲，J,K端的输入波形，则端的输入波形，则Q端的输出波形如端的输出波形如图图9一一3所示。所示。3.集成集成D触发器触发器(1)集成集成D触发器的基本知识集成触发器的基本知识集成D触发器的逻辑符号及说明如触发器的逻辑符号及说明如表表9-7所示。所示。(2)集成集成D触发器的逻辑功能及相应特点对于触发器的逻辑功能及相应特点对于D触发器来说，触发器来说，D值不同，值不同，触发器的逻辑功能也不同。集成触发器的逻辑功能也不同。集成D触发器的逻辑功能及相应特点如触发器的逻辑功能及相应特点如表表9一一8所示。所示。(3)波形图当触发器的初态为波形图当触发器的初态为“1”时，如果已知时，如果已知D触发器的触发器的CP脉冲、脉冲、D端的输入波形，则端的输入波形，则Q端的输出波形如端的输出波形如图图9-4所示。所示。上一页返回第四节第四节 时序逻辑电路时序逻辑电路 时序逻辑电路广泛应用于计算机及数字系统中。时序逻辑电路按逻辑时序逻辑电路广泛应用于计算机及数字系统中。时序逻辑电路按逻辑功能分有计数器、寄存器、移位寄存器、读功能分有计数器、寄存器、移位寄存器、读/写存储器、顺序脉冲发写存储器、顺序脉冲发生器等生器等;按其触发方式可分为同步时序逻辑电路和异步时序逻辑电路按其触发方式可分为同步时序逻辑电路和异步时序逻辑电路两类。两类。1.异步计数器异步计数器 (1)异步计数器的基本知识异步计数器的基本知识74IS290为常用的异步计数器芯片，以下为常用的异步计数器芯片，以下将以此型号的芯片为例来介绍异步计数器的相关知识。将以此型号的芯片为例来介绍异步计数器的相关知识。74IS290的引的引脚排列图、逻辑符号及说明如脚排列图、逻辑符号及说明如表表9-9所示。所示。(2)异步计数器异步计数器74IS290的逻辑功能的逻辑功能(见见表表9一一10)图图9一一5为按十进制计数的连接电路图。为按十进制计数的连接电路图。2.移位寄存器移位寄存器 (1)移位寄存器的基本知识移位寄存器的基本知识74IS194为常用的移位寄存器，以下将以为常用的移位寄存器，以下将以此型号的寄存器为例来介绍移位寄存器的基本知识。此型号的寄存器为例来介绍移位寄存器的基本知识。74IS194移位寄移位寄存器的引脚排列图及说明如存器的引脚排列图及说明如表表9一一11所示。所示。下一页返回第四节第四节 时序逻辑电路时序逻辑电路(2)移位寄存器的逻辑功能移位寄存器的逻辑功能74LS194移位寄存器的逻辑功能如移位寄存器的逻辑功能如表表9一一12所示。所示。(3)移位寄存器的应用如移位寄存器的应用如图图9-6所示为由所示为由74IS194构成的环形计数器，构成的环形计数器，其工作波形如其工作波形如图图9一一7所示。所示。综上所述，综上所述，74LS194移位寄存器具有清零、保持、送数、左移和右移移位寄存器具有清零、保持、送数、左移和右移的功能，可构成移位寄存型计数器、顺序脉冲发生器和串行累加器的功能，可构成移位寄存型计数器、顺序脉冲发生器和串行累加器;还可用作数据转换，即把串行数据转换为并行数据或把并行数据转换还可用作数据转换，即把串行数据转换为并行数据或把并行数据转换为串行数据等。为串行数据等。上一页返回表表9一一1 基本基本RS触发器的基本结构及逻辑符触发器的基本结构及逻辑符号号返回表表9一一2 RS触发器的工作原理及逻辑功能触发器的工作原理及逻辑功能返回图图9一一1 基本基本RS触发器的波形图触发器的波形图返回表表9一一3 同步同步RS触发器的基本结构及逻辑符触发器的基本结构及逻辑符号号返回图图9一一2 同步同步RS触发器的波形图触发器的波形图返回表表9一一4 触发器的触发方式触发器的触发方式返回表表9一一5 74LS112双下降沿集成双下降沿集成JK触发器的触发器的逻辑符号及说明逻辑符号及说明返回表表9一一6 集成集成JK触发器的逻辑功能及相应特触发器的逻辑功能及相应特点点返回图图9一一3 JK触发器的波形图触发器的波形图返回图图9一一3 JK触发器的波形图触发器的波形图表表9-7 集成集成D触发器的实物图、逻辑符号及触发器的实物图、逻辑符号及说明说明返回表表9一一8 集成集成D触发器的逻辑功能及相应特点触发器的逻辑功能及相应特点返回图图9-4 D触发器的输出波形图触发器的输出波形图返回表表9一一9 74LS290的引脚排列图、逻辑符号及的引脚排列图、逻辑符号及说明说明返回表表9一一10 74LS290的逻辑功能的逻辑功能返回图图9一一5按按+进制计数的连接电路图进制计数的连接电路图返回表表9一一11 74LS194移位寄存器的引脚排列图移位寄存器的引脚排列图及说明及说明返回表表9一一12 74LS194移位寄存器的逻辑功能移位寄存器的逻辑功能返回图图9一一6 环形计数器连接图环形计数器连接图返回图图9一一7环形计数器波形图环形计数器波形图返回