2023年本科生计算机组成原理题库期末试卷及答案材料.pdf
本科生期末试卷十三一、选择题（每小题1 分，共 10分）1.计算机硬件能直接执行的只有 _ _ _ _ _ _ OA.符号语言 B 机器语言 C 汇编语言 D 机器语言和汇编语言2.假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是_ _ _ _ _ oA.1 1 001 0 11 B.1101 0 110 C.1 1000001 D.1 1001003.运算器的重要功能是进行_ _ _ _。A.逻辑运算 B.算术运算 C.逻辑运算与算术运算 D.初等函数的运算4.某计算机字长16位，它的存贮容量是64K,若按字编址，那么它的寻址范围是一A.64K B.32K C.6 4KB D.3 2 KB5.主存贮器和CPU之间增长c ache的目的是。A.解决CPU和主存之间的速度匹配问题 B.扩大主存贮器的容量C.扩大C P U 中通用寄存器的数量 D.扩大外存的容量6.用于对某个寄存器中操作数的寻址方式称为 寻址。A.直接 B.间接 C.寄存器直接 D.寄存器间接7.异步控制常用于 作为其重要控制方式。A.在单总线结构计算机中访问主存与外围设备时B .微型机的C PU 中C 硬布线控制器中D.微程序控制器中8.系 统 总 线 中 地 址 线 的 功 能 是。A.选择主存单元地址 B.选择进行信息传输的设备C.选择外存地址D.指定主存和I/O 设备接口电路的地址9.在微型机系统中,外围设备通过 与主板的系统总线相连接。A.适配器 B.设备控制器 C.计数器 D.寄存器1 0 .发生中断请求的条件是 OA .一条指令执行结束 B.一次I/O 操作结束C.机器内部发生故障 D.一次DMA操作结束二、填 空 题（每小题3分，共1 5分）I .表达法重要用于表达A _ _ _ _ _ _ 数的阶码E,以利于比较两个B _ _ _ _ _ _ _数的大小和C 操作。2 .存储器的技术指标有A、B、C 和存储器带宽。3 .寻址方式根据操作数的A_ _ _ _ _位置不同,多使用B 型和C 型。4 .当今的C P U 芯片，除了涉及定点运算器和控制器外，还涉及A,B运算器和C 管理等部件。5 .P C I 总线采用A 协议和B 仲裁策略，具有C 能力。三、（10 分）已知 X=2 0 2 3 X 0.1 1 0 1 1 0 1 1 ,Y=2,0 0X（-0.1 0 1 0 1 1 0 0）,求 X+Y。四、（9分）某加法器进位链小组信号为C,C 3 c 2 G,低位来的进位信号为C o,请分别按下述两种方式写出C 4 c 3 c 2c的逻辑表达式。（1）串行进位方式（2）并行进位方式五、（9分）一台解决机具有如下指令格式:。6 位 2位 3 位 3位O PX源寄存器目的寄存器地址其格式表白有8个通用寄存器（长 度 1 6 位），X为指定的寻址模式，主存最大容量为2 5 6 K字1）假设不用通用寄存器也能直接访问主存的每一个操作数，并假设操作码域O P =6 位，请问地址码域应当分派多少位？指令字长度应有多少位？2）假 设 X=l l 时，指定的那个通用寄存器用作基址寄存器，请提出一个硬件设计规则，使得被指定的通用寄存器能访问1M 的主存空间中的每一个单元。六、（10分）假设某计算机的运算器框图如图B13.1所示，其中A L U 为 1 6 位的加法器（高电平工作）,SA、SB为 16位锁存器，4 个通用寄存器由D 触发器组成，Q 端输出,其读写控制如下表所示：规定：（1）设计微指令格式。（2）画出ADD,SU B 两条微指令程序流程图（不编码）。七、（9分）CPU响应中断应具有哪些条件?画出中断解决过程流程图。1 1、（9分）CPU 执行一段程序时,c a c h e 完毕存取的次数为5000次，主存完毕存取的次数为200次。已知c a c h e 存取周期为4 0 n s,主存存取周期为16 0 n s。求：1.C ache命中率H。2 .C a c h e /主存系统的访问效率e。3 .平均访问时间T a。九、（10分）1）简要说明I/O 标准接口 S C S I 的性能特点2）若设备优先级依次为C D-R O M,扫描仪、硬盘，画出S C S I接口配置图十、（9 分）用定量分析方法证明交叉存储器带宽敞于顺序存储器带宽。本科生期末试卷十三答案一、选择题1.B 2.D 3.C 4.B 5.A6.C 7,A 8 .D9.A 1 0 .B C D二、填空题1.A.浮点 B.指 C.对阶2.A.存储容量 B.存取时间 C.存储周期3.A.物理 B.R R C.R S4.A.C a c h e B.浮点 C.存储管理5.A.同步定期 B.集中式C.自动配置三、解：根据传输速率，磁盘优先权最高，磁带次之，打印机最低。如下图:、解：为了便于直观理解，假设两数均以补码表达，阶码采用双符号位，尾数采用单符号位，则它们的浮点表达分别为：X i f=0 0 0 1 0,0.1 1 01 1 01 1 Y 浮=0 01 00,1.01 01 00 0 0（1）求阶差并对阶：E =E x -E y =E x 补 +-Ey 补=0 0 01 0+1 1 1 00=1 1 11 0即AE为-2,x的阶码小，应使Mx右移2 位，E x 加 2,X 物=0 001 0,0.1 1 01 1 01 1 (1 1 )其中(1 1 )表达Mx右移2 位后移出的最低两位数。(2)尾数和0.0 0 1 1 0 110 (1 1)+1.0 10 1 0 1 0 02.1 0 0 0 1 0 1 0(1 1)(3)规格化解决尾数运算结果的符号位与最高数值位为同值，应执行左规解决，结 果 为 1.0 001 01 0 1 (1 0),阶码为 0 0 0 1 1 。(4)舍入解决采用0 舍 1 入法解决，则有1.0 0 0 1 0 1 0 1+11.0 0 0 1 0 1 1 0(5)判溢出阶码符号位为00,不溢出，故得最终结果为x +y =2 023X(-0.1 1 1 01 0 1 0)四、解：根据传输速率，磁盘优先权最高，磁带次之,打印机最低。如下图:、答：(1)串行进位方式：Ci=G,+PiCoC 2=G2+PZCIC 3=G3+P3 c 2C4=G4+P4c3（2）并行进位方式:C i=G i+P 1 C（）其中：G i=AiBP 产A i B iG2=AZB 2，P 2=A 2 B 2G3=A 3B 3,P 3=A 3 B 3G 4 =A4 B 4,P 4=A 4 B 4C 2=G2+P 2Gl+P 2 p 1 C 0C 3=G 3+p 3G 2+P 3P2GI+P3P2P1 CoC4=G4+P4G3+P4 p 3G2+p4 P 3P2G1+P4P3P2Ple0其 中 Gi-G4,P i P 4 表达式与串行进位方式相同。五、解：根据传输速率，磁盘优先权最高，磁带次之，打印机最低。如下图:、解：1）由于2 8=25 6 K 字，地址域=1 8 位操作码域=6 位指令长度=1 8+3+3+6+2=32位2）此时指定的通用寄存器作为基值寄存器（1 6 ）位。但 1 6 位长度局限性以覆盖1M字地址空间，为此可将通用寄存器左移4位，低位补0 形成20位基地址,然后与指令字形式地址相加得有效地址，可访问主存1 M 地址空间的任意单元。六、解:微指令字长1 2位，微指令格式如下：0 1 2 3 4 5 6 7 8 91 0 1 1R A o R A iW Ao W A RWLDSALDSBSB A LUS B FALUC L R各字段意义如下：R A o R A i 一读 R o R 3的选择控制。WA（）W A|一写 R。一R：的选择控制。L D S.、一打入SA的控制信号。LDSB一打入S B的控制信号。SBfALU一传送SB的控制信号。s B F A L U一传送M B 的控制信号。c LR清暂存器S B 为零的信号。-一段微程序结束，转入取机器指令的控制信号。R-通用寄存器读命令W一通用寄存器写命令图 B 13.2(2)流程图如图B13.2。七、解：条件:(1)在 C P U 中的中断屏蔽触发器IM 必须是开放的。(2)外设有中断请求时，中断请求触发器I R 必须处在“1”状态,保持中断请求信号。(3)外设接口中中断允许触发器E I必须为“1”，这样才干把外设中断请求送至C P U。(4)当上述三个条件具有时，CPU在现行指令结束的最后一个机器周期响应中断。流程图如下：图 B13.3八、解：命中率 H =N c /(Nc+Nm)=5 000/(5 0 00+20 2 3)=5000/52 0 0=0.9 6 主存慢于 c a c h e 的倍率 R =T m /T c=160n s/40n s=4访问效率：e=1/r +(l-r)H =1/4+(1-4)X0.9 6=8 9.3%平均访问时间 T a=T c /e=4 0/0.8 9 3=4 5 n s九、S C S I 接口的特点有以下几方面：S CS I接口总线由八条数据线、一条奇偶校验线,9条控制线组成。总线时钟频率为5MH Z,其中异步传输率为2.5MB/S,同步传输数据传输率为5MB/SS C S I 接口总线以菊花链的方式最多连接8台设备。每台S C S I 设备都有自己的唯一的设备号I Do I D?。S CS I 设备是指连接在S CS I 总线上的智能设备即除主适配器H BA外,其他S CS I设备事实上是外设的适配器或控制器。由于S CS I设备是智能设备，对 S CS I总线以至主机屏蔽了实际外设的固有物理属性，各个S C S I 设备之间可以用一套标准的命令来进行数据传送,也为设备的升级或系统的系列化提供了灵活的解决手段。各个设备之间是对等的关系，而不是从属。2)配置图如下：图 B13.4十、解:假设(1)存储器模块字长等于数据总线宽度；(2)模块存取一个字的存储周期等于T；(3)总线传送周期为一(4)交叉存储器的交叉模块数为m.。交叉存储器为了实现流水线方式存储，即每通过T时间延迟后启动下一模快,应满足T =m(1)交叉存储器规定其模快数=m，以保证启动某模快后通过H IT时间后再次启动该模快时，它的上次存取操作已经完毕。这样连续读取m个字所需要时间为t 1 =T +(m-l)r =m r +mr-T=(2m -1)T(2)故交叉存储器带宽为W1=1/ti =l/(2m-l)T而顺序方式存储器连续读取m个字所需时间为t2=m T=mJX T存储器带宽为W2=1 /t a -l/m X T比较(3)和(2)式可知，交叉存储器带宽顺序存储器带宽(4)(5)
