2023年数电实验报告半加全加器.pdf
实验二半加/减器与全加/减器一、实验目的：（1）掌握全加器和半加器的逻辑功能。（2）熟悉集成加法器的使用方法。（3）了解算术运算电路的结构。二、实验设备：1、7 4 L S 0 0（二输入端四与非门）2、7 4 L S 8 6（二输入端四异或门）3、数字电路实验箱、导线若干。1A IB 1Y 2A 2B 2Y GND（7 4 10 0弓|脚图）。（7 4 L S 8 6引脚图）三、实验原理：两个二进制数相加，叫做半加，实现半加操作的电路，称为半加器。A表达被加数，B表达加数,S表达半加和,C o表达向高位的进位。全加器能进行加数、被加数和低位来的信号相加，并给出该位的进位信号以及和。四、实验内容：用7 4 L S 00和7 4 L S 8 6实现半加器、全加器的逻辑电路功能。（一）半加器、半减器M=0 时实现半加,M=1时实现半减,真值表如下:功能MABSC半加00000001100101001101半减10000101111101011100（半加器图形符号）2、（D S真值表:0001111 00011011001S=AB+AB=A8(2)C真值表：0001111 000000101 0 1C=8(A M)M=0实现全加，M=1实现全减,真值表和图形符号如下:（二）全加器、全减器MABGsc00000000011000101000110i01001001010i011001011111100000100110101010101101110010110101111001111111S=A3GC j=BCj (M A)(B C)五、实验结果半加器：S=彳8+通=A8C=8(A M)全加器：S=A8Gc,=Q M+C2M其中 G=(A 6)CT+AB,C2=(A 幽GT+初为了方便，以下。一用C表达C,=(AB+AB)CM+(AB+AB)CM+ABM+ABM=ABCM+ABCM+ABCM+ABCM+ABM+ABM=ABCM+ABCM+ABCM+ABCM+(ABCM+ABCM+ABCM+ABCM=BC+ABCM+ABCM+ABCM+ABCM=(M A)(3 C)(8C)贝IG=BC (M A)(B。六、心得体会本次实验做的是半加/减器和全加/减器两个电路，比上次实验复杂很多，因此充满了挑战性。实验过程中，我结识到了在运用给定的电子元件进行实验设计来实现某一种或多种功能时，对电路的化简非常重要，并且要符合给定元件的限定条件，只有将电路化简成为可以与给定元件相符的情况下才干达成实验目的。化简电路和连接电路需要注意细节，这就需要我们纯熟掌握各类化简方式，保持清楚的思绪；同样，错综复杂的电线容易让人眼花缭乱，这就需要高度的注意力与逻辑分析能力。
