《数字逻辑与数字系统》期末考试试题（北邮）.pdf
北 京XX大学20062007学年第一学期 数字逻辑与数字系统期末考试试题（A）S“中及-ESG热惑S考试注意事项一、学生参加考试须带学生证或学院证明，未带者不准进入考场。学生必须按照监考教师指定座位就坐。二、书本、参考资料、书包等与考试无关的东西一律放到考场指定位置。三、学生不得另行携带、使用稿纸，要 遵 守 北京邮电大学考场规则，有考场违纪或作弊行为者，按相应规定严肃处理。书课数字逻辑与数字系统考试时间2 0 0 7 年 1月 26日题号二三四五六七八总分满分1 02 01 01 01 01 21 41 4得分阅卷教师捻 一、选择题（每小题1分，共10分。）1 .卡诺图如图1 所示，电路描述的逻辑表达式F=（A.Lm（l,2,4,5,9,1 0,1 3,1 5）B.Em（O,1,3,4,5,9,1 3,1 5）C.E m （1,2,3,4,5,8,9,1 4）D.Em（l,4,5,8,9,1 0,1 3,1 5）2 .在下列逻辑部件中，不属于组合逻辑部件的是（A.译码器 B.锁存器 C.编码器）。D.比较器3.八路数据选择器，其地址输入端（选择控制端）有（A.8 B.2 C.3）个。D.44.将 D触发器转换为T触发器，图 2所示电路的虚框内应是（）A.或非门 B.与非门C.异或门 D.同或门5.用 n个触发器构成计数器，可得到的最大计数模是）。A.2 6.G A L 是 指（）。A.随机读写存储器B.2 nB.通用阵列逻辑7.EPROM的与阵列（）,或 阵 列（A.固定、固定 B.可编程、固定8.在 isp L S I 器件中,A.通用逻辑块G R P 是 指（）。B.输出布线区9.双向数据总线可以采用（）构成。A.三态门 B.译码器C.nC.可编程逻辑阵列）oC.固定、可编程C.输入输出单元C.多路选择器1 0.A S M 流程图是设计（）的一种重要工具。A.运算器 B.控制器 C.计数器D.2 -1D.现场可编程门阵列D.可编程、可编程D.全局布线区D.与非门D.存储器二、填空题（每小题2分，共20分）1 .图 3 所示加法器构成代码变换电路，若输入信号B aB B B。为 8 4 2 1 B C D 码，则输出端S 3 s 2 S&为 代码o2 .2:4 译码器芯片如图4所示。欲将其改为四路分配器使用，应将使能端G改为,而地址输入端A、B 作为_ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _Cos3 一74LS283 s2 一加法器-图 33 .门电路的输入、输 出 高 电 平 赋 值 为 逻 辑,低 电 平 赋 值 为 逻 辑,这种关系为负逻辑关系。4 .组合逻辑电路的输出只与当时的 状态有关，而与电路 的输入状态无关。5 .译码器实现 译码，编码器实现 译码。26 .在同步计数器中，所有触发器的时钟都与 时钟脉冲源连在一起，每一个触发器的 变化都与时钟脉冲同步。7 .时序逻辑电路中输出变量是输入变量和状态变量的函数，该电路为。8 .在 CP脉冲作用下，具有图5（a）所 示 功 能 的 触 发 器 是,具有图5（b）所示功能的触发器是 oX=1 X Y M bx=x=i XY=O XY=X=O X Y=a,b,c,d,e,f,g)0,0,0,0-1,1,1,14,1,0;0,0,0,1-0,14,0,0,0,0；0,04,0-1,1,0,14,0,1；0,0,1,1-1,1,14,0,0,1；0,1,0,0-0,1,1,0,0,1,11；0,1,0,1-1,0,1,1,04,1;0,1,1,0-1,0,14,1,1,1;0,14,1-1,14,1,0,0,0；1,0,0,0-1,1,1,1,1,14;1,0,0,1-1,1,1,0,0,1,11；E N D八、小型控制器设计（1 4 分）A S M 流程图（3 分）a（00）LDALDB25 列出状态转移真值表（4分）现态次态编码Q2向Qn+I转移条件nhQ1hic10e9d11dqc1oXho1 设计多路选择器型控制器电路。（7 分）D2 Q2 Q iMUX2Q2 QIMUX1TQ-TQ2-Q!_-QA,Q2Di QiQ.01231o1-xT,(CP)26（4 分）（3 分）七、硬件描述语言设计（1 4 分）一位十进制计数器七段数字显示系统如图6所示。计数器是8 4 21 B C D码同步计数器，其输出Q，Q。作为七段译码器的输入，译码器的输出送到七段发光二极管显示器，它能显示0,1,2,9十个字符。采用A BELTIDL语言设计一位十进制计数器和七段译码器，写出完整的设计源程序。七段发光二极管为共阴极电路，即各段为“1”时亮。图 68 4 2 1 BCD七段显示译码真值表Q?Qz Qi Qoa b c d e f g显示0 0 0 0111111000 0 0 10 1 1 0 0 0 010 0 1 01 1 0 1 1 0 I20 0 1 111110 0 13八、小型控制器设计（1 4 分）有一个数字比较系统，它能连续对两个八位二进制数据进行比较，操作过程如下：先将两个数存入寄存器A和寄存器B,然后进行比较，最后将大数移入寄存器B中。其方框图如 图7所示。其 中Y为输入数据，LDA和LDB为打入控制信号，COMP是三态门使能控制信号，X是比较器输出信号。假设状态发生变化在“节拍时间，打入寄存器操作发生在为节拍时间,状态周期丁=T,+T2O 画 出ASM流程图。列出状态转移真值表设计多路选择器型控制器电路。控 制 器图 729
