关于时序逻辑电路的试题.pdf

时序逻辑电路（2 2 5）6.11.说明时序电路和组合电路在逻辑功能和电路结构上有何不同？答：逻辑功能上，时序电路任一时刻的输出不仅取决于当时的输入，而且与电路的原状态有关。结构上的特点有两点：（1）时序电路中包含存储元件，通常由触发器构成。（2）时序电路的存储元件的输出和电路输入之间存在着反馈连接。2 .为什么组合电路用逻辑函数就可以表示其逻辑功能，而时序电路则用驱动方程、状态方程、输出方程才能表示其功能答:因为组合电路的输出只与当前的输入有关，因此用逻辑函数就可以表示其逻辑功能；而时序电路任何时刻的输出不仅取决于当前的输入，同时也取决于过去的输入序列，因此需要用驱动方程、状态方程、输出方程才能表示其功能。3.试分析图所示时序逻辑电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。4.同 步 时 序 电 路 和 异 步 时 序 电 路 比 较，其 差 异 在 于 后 者 o BA.没 有 触 发 器 B.没 有 统 一 的 时 钟 脉 冲 控 制C.没 有 稳 定 状 态 D.输 出 只 与 内 部 状 态 有 关5 .某 电 视 机 水 平-垂 直 扫 描 发 生 器 需 要 一 个 分 频 器 将3 1 5 0 0 H z的 脉 冲 转换 为6 0 H z的 脉 冲，欲 构 成 此 分 频 器 至 少 需 要 个 触 发 器。AA.1 0 B.6 0 C.5 2 5 D.3 1 5 0 06、当时序电路存在无效循环时该电路不能自启动。（V ）7.若 用J K触 发 器 来 实 现 特 性 方 程 为Q n+i=A Q n+A B,则J K端的方程为。AA.J=A B,K=TTB B.J =A B,K=A 5 C.J=Z7B,K =A B D.J=AB,K=A B8、当时序电路存在无效循环时该电路不能自启动。（V ）9、同步时序电路具有统一的时钟C P控制。（V ）1 0 .若 要 设 计 一 个 脉 冲 序 列 为1 1 0 1 0 0 1 1 1 0的 序 列 脉 冲 发 生 器，应 选 用个 触 发 器。CA.2 B.3 C.4 D.1 01 1 .同步时序电路由组合电路和存储器两部分组成。（V ）1 2 .组合电路不含有记忆功能的器件。（V ）1 3.时序电路不含有记忆功能的器件。（V ）1 4 .同步时序电路具有统一的时钟C P控制。（V ）1 5 .异步时序电路的各级触发器类型不同。（X ）1 6 .D触发器的特征方程Q n+i =D,而 与Q1 1无 关，所 以，D触 发 器 不 是 时 序 电 路。（X ）1 7 .在 同 步 时 序 电 路 的 设 计 中，若 最 简 状 态 表 中 的 状 态 数 为2，而 又 是用N级 触 发 器 来 实 现 其 电 路，则 不 需 检 查 电 路 的 自 启 动 性。（V ）1 8 .利 用 反 馈 归 零 法 获 得N进 制 计 数 器 时，若 为 异 步 置 零 方 式，则 状 态S N只 是 短 暂 的 过 渡 状 态，不 能 稳 定 而 是 立 刻 变 为0状 态。（V ）1 9.如图所示时序电路。写出电路的驱动方程、状态方程，画出电路的状态转换图，说明电路的逻辑功能，并分析该电路能否自启动。CPJo=Q；;Ko=解：答题要点 电路驱动方程为：=正力=。：；心=还电路状态方程为：。产=速 至+迹 状态图如下:00()(101)-(010)00 (110、，v._/_/该电路是一个5进制计数器；能自启动。20、时序逻辑电路在结构上包含 两部分。(组合逻辑电路，存储电路)21.时序逻辑电路的特点是，任意时刻的输出不仅取决于该时刻的输入信号还与电路的 有关。原状态2 2.电路如下图所示，若 输 入 C P 脉冲频率为20KHZ,则 输 出 F 的频率为。(5 KHZ)&23.时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序逻辑电路(同步、异步)24.将D 触发器的D 端与它的端连接，假设Q(t)=0,则经过100个脉冲作用后，它的状态Q 为 o 025.触发器实质上就是一种功能最简单的时序电路26.分析如图所示电路，画出丫|,丫 2,丫 3的波形。解：(1)歹吗区动方程及状态方程J=0 K =Q Qn+l Q(2)列输出方程匕Y2=Q CP解题要点,Y3=Q CP(3)画输出波形.解：答 题 要 点(1)电路驱动方程为：(2)电路状态方程为:J =。2 =。2,J 2 =K 2 =。3=。2，Q K 3 =Q。产=谈彳诞+还啰=正忑+谈0状态图如下:可作扭环形计数器(模六)，可以自启动。2 8.如图所示时序电路。写出电路的驱动方程、状态方程，画出电路的状态转换图，说明电路的逻辑功能，并分析该电路能否自启动。解：_ _ _ _ _ _ _2=一 一(1)这是一个同步时序逻辑电路的分析问题。先写驱动方程2=_ _ _ _ _ _ _ 。3 =Qe r1=D,再写状态方程。2 =0。3 用=A=2（2）画状态转换图可见：这是一个可以自启动的模五计数器电路29、分析下图TTL电路实现何种逻辑功能，其 中 X 是控制端，对 X=O,X=1分别分析，假定触发器的初始状态为Q2=1,QI=1.并判断能否自启动。解：从图可知,X 是控制端,C P是时钟脉冲输入端，该时序电路属于计数器.对其功能分析如下：1）时钟方程CP1=CP2=CP,是同步工作方式.2）驱动方程上i=X 酸，（=1 代入特性方程。片=废+R。”中得状态方程Q产=（X 或）0。片=（X。底画状态转换图由状态转换图可知，当 才=0 时,是同步三进制加法计数器；当X=1时,是同步三进制减法计数器.无效状态Q Q=U在上述情况下只需一个C P就进入有效状态，因而能自启动.总之,该时序逻辑电路是同步三进制可逆计数器,并且能自启动。3 0.分析下图所示的时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图，并说明该电路是否能自启动。解：驱动方程：Z),=Q；a=夕；输出方程：丫 =0。3 状态方程：2,，+1状态转换图：Q3 Q2 QO/Y/o=2；。2向=0；。3向=。|。2/I/I逻辑功能：是能够自启动的模5计数器。3 1、已知逻辑电路图及6和4的波形。试画出输出。0,2的波形设Q o，的初始状态均为“0”)。0 _CP/逸解：该电路仍为同步时序.电路的激励方程为 3=谈；。2=5；2 =。；次态方程为2=5；。2 =5；2 =&。产=迹；。彳=。;；e r1=02状态真值表Q；Q；Q；C1Q000100001000010101011001100110101010110111111011状态转换图000CP _J _I _ I _I_ I _I_ I _I_ I _I_ I _I_I _I_U _e2-。3 -如图所示可看出该电路为六进制计数器，又称为六分频电路，且无自启动能力。所谓分频电路是将输入的高频信号变为低频信号输出的电路。六分频是指输出信号的频率为输入信号频率的六分之一，即fo=fcpO所以有时又将计数器称为分频器3 5.若选用D触发器，试求下列二进制状态表的激励函数和输出函数表达式现态y2yl次态/输出x=oX=10010/001/00100/000/11101/110/11000/111/1QQn+1D000011100111列出激励函数的真值表Xy2yin+1Kn+XD2DIz000i0100001000000110i011010000011000i010101()00011111010111011111确定激励函数表达式和输出函数表达式D,X000111100100010011D、X000111100001011001zX000111100001110111z2=%2+%y2 yl K|=l；Q.n+1=Q,n Qon3).状态转换表:Q inQ.)nQon+,00010110100011004).状态转换图:105).逻辑功能：能自启动的同步三进制加法计数器38.分析图示电路。求电路的状态表及电路的输出序列码。CP解：根据电路中各单元的工作方式及相互关系，列出状态表。0Ch O C OA0000100010-001010101110111011101110111010101000100010001 输出序列码：L=000101U0139.图示电路是一级两相时钟源。试画出在时钟CP信号作用下,Q,Q,vOl及 vO2的波形。CP解：由题意分析画出Q,Q,vOl和 v02的波形。CPQ从而构成两相时钟输出。0 1 n n n n n。n n n n 口40.分析图所示的时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。解：驱动方程=K1=。3J2=K2=QJ 3=Q Q 2，K3=Q 3状态方程，输出方程+1 =3 。1Q&+1 =。2 。1。勺 +1 =。3。2。1丫=。3电路能自启动。状态转换图如图A5.1Ill/Y/-、/O 尸、/O/IQ)O(M*OOU-(010)*U io)图 A5.141.图所示为由或非门构成的基本S R 锁存器,是。(A )(A)S R=O (B)S R=1(C)S+R=O (D)S+R=l,卦。G,42图所示为由与非门组成的基本S R 锁存器，态，其 R S 应 为。(B )(A)R S =00(B)R S =01(C)R S=10Gi5-&c输 入 S、R的约束条件为使锁存器处于“置 1”状(D)R S=11.鼠G,43.有一 T触发器，在 T=1时，(A)保 持 原 态(B)置 0(C)44.假 设 J K 触发器的现态Q n=0,(A)J=X,K=0(B)J=0,K=X加上时钟脉冲，则触发器。(D )置 1 (D)翻转要 求 Q n+l=0,则应使。(B )(C)J=l,K=X (D)J=K=14 4.电路如图所示。实0=0 +A 的电路是。（D ）46.米里型时序逻辑电路的输出是。（C ）（A）只与输入有关（B）只与电路当前状态有关（C）与输入和电路当前状态均有关（D）与输入和电路当前状态均无关47.穆尔型时序逻辑电路的输出是。（B ）（A）只与输入有关（B）只与电路当前状态有关（C）与输入和电路当前状态均有关（D）与输入和电路当前状态均无关48.P4.1 写 出 D、T、三种触发器的特性方程，然后将D触发器分别转化成T 和 T触发器，画出连线图。Qn+=D解：D、T、三种触发器的特性方程分别为：0。5+不。”D触发器转换为 触发器和T触发器的连线图分别为:49.由当非门构成的基本SR锁存器如图所示，已知输入端S、R 的电压波形，试画出与之对应的Q 和 Q 的波形.50.由与非门构成的基本SR锁存器如图所示，已知输入端S、R 的电压波形，试画出与之对应的Q 和 Q 的波形。解:5|i U京_ r i_Q；I I L0 n e：51.钟 控SR锁存器如图所示，设初始状态为逻辑0,如果给定CP、S、R的波形如图所示，试画出相应的输出Q波形。52.有一简单时序逻辑电路如图所示，试写出当C=0和C=1时，电路的状态方程Q n+1,并说出各自实现的功能。uC!IKQ解：当 C=0 时，J=X ,K=XQn，=JQ+KQ=xQ+xQ 为 T 触发器当 C=1 时，J=X K=XQ+=X 为 D触发器53.有一上升沿触发的J K 触发 器 如 图（a）所示，已知C P、J、K 信号波形 如 图（b）所示，画 出 Q端的波形。（设 Q的初始态为0）b)解：cpjnjxn_ri_rLJJTP j 1H in nQ I H I H I|_l_54.试画出图所示电路Q及 Z端的波形（设触发器的初态为0）解:hr-L.-5 5.由边沿J K 触发器和维持阻塞D触发器构成的电路如图(a)所示，各输入端波形如图(b),当各个触发器的初态为0 时，试画出Q 0和 Q 1端的波形，并说明此电路的功能。80。Q i_解:电路波形如左，它是一个单发脉冲发生器，A可以为随机信号，每一个A信号的下降沿后；Q 2 端输出个脉宽周期的脉冲。56.试画出如图所示时序电路在一系列CP信号作用下，Q O、QI、Q2的输出电压波形。设触发器的初始状态为Q=0o57.电路和输入波形CP、A如图所示，设起始状态Q1QO=OO,试画出Q1、Q O、B、C的波形。解:AB5 8 .分析如图所示电路，（1）画出电路时序图；（2）画出状态图；（3）说明是儿进制计数器。设各触发器的初态均为O o5 9 .已知时序电路如图所示。要求：（1）写出各触发器的驱动方程和状态方程。（2）画出电路的状态图。解：1）驱动方程J =K o =2r J i=Ki =i（2）状态方程（3）状态真值表Q；。尸。尸0011011010001101（4）状态转换图6 0.分析如图所示同步时序逻辑电路的功能，写出分析过程。解：（1）驱动方程/o=Q i，K o=2,/=Q o，K i=。（2）状态方程3）状态真值表Q：0。2o+，000 10 11 110001 110（4）状态转换图（5）功能采用格雷码的四进制计数器。6 1 .电路如图所示，设各触发器的初始状态为O o 请画出在输入信号作用下，对应的输出Q O、Q 1 的波形，并描述电路实现的功能。_TLrLrLTL*_j I _ n _q.Q i解：（！）波形图（2）功能：右移寄存器6 2 .一逻辑电路如图所示，试画出时序电路部分的状态图，并画出在C P 作用下2 4译码器7 4 L S 1 3 9 输出口拓工拓，的波形，设 Q I、Q 0 的初态为0。2线一4线 译 码 器 的 逻 辑 功 能 为：当 而。时，电 路 处 于 工 作 状 态y0=A i A0 y =A i A0 y 2=A i AY 3=AI A074LS139_Y0Yq_%b_rLTLn_n_n_Y2K解：(i)状态转换图(2)波形图L0.6 3.试分析如图同步时序逻辑电路，并写出分析过程。解：(1)写出驱动方程J o=Q2KO=Q2/=Q；，KI=。；，=Q；Q：，K 2 =Q；(2)写出状态方程。，=。码+色。：。=函也。；琛也。面(3)列出状态转换真值表0。出。0”“Qi0卅4“0000011000000010101010 1 101001I110010011100111001(4)画出状态转换图(5)自启动校验，能够自启动(6)结论：具有自启动能力的同步五进制加法计数器6 4.试分析如图所示同步时序逻辑电路，并写出分析过程。解：(1)写出驱动方程输出方程Jo=Ko=/=旧Q：，K 产丫 =。凰(2)写出状态方程区。；“=笈。：0+。女(3)列出状态转换真值表(4)画出状态转换图Qi QiQi QH02。广,0 0 00 0 11 0 01 0 10 0 10 1 01 0 10 0 00 1 00 1 11 1 01 1 10 1 11 0 01 1 10 0 0(5)逻辑功能同步六进制加法计数器(6)自启动校验可以自启动6 5.同步时序电路如图所示。（1）试分析图中虚线框电路，画 出Q O、Q I、Q 2波形，并说明虚线框内电路的逻辑功能。（2）若把电路中的Y输出和置零端心 连接在一起，试 说 明 当X 0 X 1 X 2为1 1 0时，整个电路的逻辑功能.解：（1）写出每级触发器的状态方程“21MoQQ。一a a分析后，其状态转换图为:所以波形图为:cp _n_n_n_n_n_a i_ i iIQ|&_ I L电路是一个同步五进制可以自启动的加法计数器Y =（XQO）+（X2QJ +（X 3 Q 2）当 X l X 2 X 3 =U 0 时，F+0+。2当Q 2 Q 1 Q 0出 现0 1 1状态时，/=丫 =0使计数器的状态清0,故此种情况下，整个电路功能为一个三进制加法计数器。6 6.用J K触发器设计一个能产生如图P 4.1 9所示波形的同步时序逻辑电路，不得使用其它门电路。要求：给出设计过程，检查自启动，画出逻辑图，包括进位输出。e-T L T L T L rLrL&II I L0 i_i_ r解：（i）根据时序图画出状态转换图（2）列出状态转换真值表Q2。尸0001011 0100011XX(3)求状态方程。，=瀛；=西在求状态方程时，真值表中的X当 作 O o(4)求驱动方程/=Q；,K|=1Jo=Q|，K o =l(5)画出连线图(6)能够自启动6 7.用 J K 触发器设计一个3 分频电路，要求输出信号的占空比为5 0%o 画出逻辑图，说明其工作原理。解：(1)设计两个3进制加法计数器，一个采用C P 上升沿触发，一个采用下降沿触发,其逻辑图：(2)工作波形图:“_n_n_n_n_rLn_ri_Qm rQ u|%_i_i i_ i i-&iq I6 8.试用D 触发器设计一个同步五进制加法计数器，要求写出设计过程。解：（1）状态转换图（2）状态真值表（3）求状态方程Qi0 2 T。尸Qi?r。2*。/10000011000000010I0101XXX010011110XXX011100111XXX(4)驱动方程DLQM,D o=6 9.分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。CP 1?3 位二进制计数器可以构成模值为2 3+1的计数器。（X ）12.同 步 计 数 器 和 异 步 计 数 器 比 较，同 步 计 数 器 的 显 著 优 点 是 o AA.工 作 速 度 高 B.触 发 器 利 用率高 C.电路简单 D.不 受 时 钟 C P控制。13 .把 一 个 五 进 制 计 数 器 与 一 个 四 进 制 计 数 器 串 联 可 得 到 进制计数 器。DA.4 B.5 C.9 D.2 014 .N 个 触 发 器 可 以 构 成 最 大 计 数 长 度（进 制 数）为 的 计 数 器。DA.N B.2 N C.N2 D.2N1 6.五 个 D触 发 器 构 成 环 形 计 数 器，其 计 数 长 度 为-AA.5 B.10 C.2 5 D.3 218.一 位 8 4 2 1BCD 码 计 数 器 至 少 需 要 个 触 发 器。BA.3 B.4 C.5 D.1019 .欲 设 计 0,1,2,3,4,5,6,7这 几 个 数 的 计 数 器，如 果 设 计 合 理，采 用 同 步 二 进 制 计 数 器，最 少 应 使 用 级 触 发 器。BA.2 B.3 C.4 D.82 0 .用 二 进 制 异 步 计 数 器 从 0做 加 法，计 到 十 进 制 数 1 7 8,则最少需要个 触 发 器。DA.2 B.6 C.7 D.8 E.102 1.环形计数器在每个时钟脉冲CP 作用时，仅有一位触发器发生状态更新。（X ）2 2 .环形计数器如果不作自启动修改，则总有孤立状态存在。（V）2 3 .计数器的模是指构成计数器的触发器的个数。（X ）2 4 .计数器的模是指对输入的计数脉冲的个数。（X ）2 5 .把 一 个 5进 制 计 数 器 与 一 个 10 进 制 计 数 器 串 联 可 得 到 15 进 制 计 数 器。（X ）2 6 .同 步 二 进 制 计 数 器 的 电 路 比 异 步 二 进 制 计 数 器 复 杂，所以实际应用中 较 少 使 用 同 步 二 进 制 计 数 器。（X ）2 7 .寄 存 器 按 照 功 能 不 同 可 分 为 两 类：寄 存 器。移位、数码2 8 .由 四 位 移 位 寄 存 器 构 成 的 顺 序 脉 冲 发 生 器 可 产 生 个 顺 序 脉 冲。429.下表所示为四位二进制计数器T 2 1 5 的功能表，试分析下图电路所具有的功能。要求画出状态转换图。CrLDCP+CP.ABCDQD QC QB QA10X0XXXXXAXBXCXD0 0 0 0ABCD01T1XXXX加法计数011TXXXX减法计数解：答题要点：这是利用芯片的异步置数端接成的任意进制计数器。列状态转换图：Q3Q2Q1 Qo0110不稳定,所以是模6 计数器。3 0.分析下图给出的电路，说明这是多少进制的计数器。解：（1）答案要点：（a）图中，7 4 LS 16 1 I和7 4 LS 16 1n 均接成16 进制的计数器，两片级联后，利用反馈置数法，当计数状态为（5 A）刖寸，1万有效，计数器被置成（0 0）H,所以计数状态共有9 1个，构成九十一进制计数器。（2）答案要点：图中，7 4 LS 16 0 I接成8进制的计数器，7 4 LS 16 0 11接成5进制的计数器，两片级联后，构成四十进制计数器。3 1.7 4 LS 19 2 双时钟同步计数器（十进制），其功能表如表所示。其中C O 是进位输出、BO是借位输出。现用7 4 LS 19 2 组成的计数器如图所示，分析是几进制计数器。表5 7 4 LS 19 2功能表R D L D CP u C PrD 3 D 2 D D（Q 3 Q 2 Q i1 X X XX X X X0 0 0 00 0 X XA B C DA B C D0 1 t 1X X X X加计数0 I 1 tX X X X减计数0 111X X X X保 持Q a Q 2 Q i Q o C P uCPD7 4 19 2C OB OD 3 D 2 D D（）R D L DD D I I I I _L1 000解：由7 4 LS 19 2 功能表可知，计数器是异步复位（高电平有效）和置数（低电平有效）的,它有两个时钟输入，个执行加法计数，另一个执行减法计数，有效时钟都是负边沿，分别有负脉冲输出表示进位比或借位呢。所以图示电路实现预置数1 0 0 0 的减法计数，计数状态进入0 0 0 0 时产生借位信号(5=0)并异步置数(Q 3 Q 2 QIQO=1 0 0 0)，“0 0 0 0”为一过渡状态。列出状态转换表状态表CPQ3Q2Q1Q0678状态表如表所示，是一个八进制计数器。3 2.试分析下图可变模计数器，C T 7 4 1 61 的使能端为S1、S2,置位端L D 为低电平有效，复位端为RD低电平有效。当D3 D2 D】DO=1 O 1 O时计数器的模值M为多少。解：(1)先画出状态转移表进行分析。状态转移表为下表所示。(2)由表可得模值加1 2。状态转移表QBQ 2Q iQ oL _1111 71000010001100101001110100101011011010111110001100111010033.74LS161是同步4 位二进制加法计数器，其逻辑功能表如下，试用它设计一个 10进制计数器。74LS161逻辑功能表CRTDCTPC7TCPQ3 Qi Q Qo0XXXX0 0 0 010XXtDy r2 D i r0110XXQi Q Qo11X0X。3。2 Q Qo1111t加法计数解：（1）.确定计数状态，画状态图（2）.当74LS161从0000开始顺序计数到1010时,与非门输出“0”,清零信号到CP ，”，来，异步清零。画出电路。34、用 74LS163设计 85进制加法计数器，要求采用反馈归零法。74LS163功能表输 入输 出CR LD CTT CTP CP D,D2 D,A。2 Q Q()co0 X X X f XX XX0000010X X t d.d2 4 dod3 d2 d dQ1111 t X X X X计数n o x X X X X X保持11X0X X X X X保持0解：（1）74LS163是具有同步置数、同步清零功能的4 位 2 进制加法计数器。经分析,需要两片74LS163级联，计数范围是084,反馈状态从高位到低位依次为（01010100）2=（54）16，据此画出计数器的逻辑图如图9?10135.用两片7 4 L S1 61二进制计数器构成40进制计数器，画出电路图。7 4 L S1 61为同步1 6进制计数器，它的逻辑图和功能表如下。CR LD CTV C Cl9 D ,D)D DQ03 0 Q i 以0 X X XX X 义 X X0 0 001 0 X Xd：i d?d do d：i c k&d()111X X X X 1 1计数1 1 0 XX X X X X保持11X0X X X X X保持Qa Q2 Qi QoCO CP 0000100001010010100011110100010101nA1UV1U11u1011011101L._1000 1电路的输出序列:V =1 0 1 1 0 0 1 0 oZ=01011001 IJ K 触发器的功能是起输出缓冲作用，防止组合输出电路可能产生的冒险现象。6 1.给定3 线-8线译码器7 4 H C 1 3 8,4 位二进制同步加法计数器7 4 H C T 1 6 1 及与非门。要求组成1 2 节拍顺序脉冲发生器。解：用反馈置数法将7 4 L S1 6 1 接成模1 2 计数器。用两片7 4 L S1 3 8扩展为4 线-1 6 线译码器。以计数器的状态输出一译码器的代码输入。YO Y1 丫2 Y3Y4 Y5Y10Y11YO Y1 Y4 丫5 Y6 Y74HC138A0A1 A2 E3 E2 ElYO Y1 Y 6 Y 774HC138A0A1 A2 E3 E2 ElOO1O时序图 1 2 3 4 5 6 7 8 9 10 11 12.juinjuiw uiR mY0TJLuY1uY2uY3Yll62.试分析图所示时序逻辑电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图。解：根据图可写出如下驱动方程：Do=QoDI=QI Qo输出方程：F=QQo将驱动方程代入D触发器特性方程Q*=D,即可得状态方程Qo*=QoQi*=Qi Qo根据状态方程可列出状态转换表如下表所示。根据状态转换表可绘制状态转换图如下:QiQoQ1*Qo*F00010011001011011001由状态转换图可见，该电路为同步四进制加法计数器63.试分析图所示电路的功能。要求写出时钟方程、驱动方程、状态方程、画出状态转换图。解:由图可见，C L K O=C L K 1=C L K,C L K 2=Q 1，均为下降沿触发。根据图可写出如下驱动方程：JO=(Q 1 Q 2)K，O=1J l=Q o KI=(QO Q 2 )1 2=1 K _ 2=1将驱动方程代入J K触发器特性方程Q*=J Q，+K，Q,即可得状态方程Q o*=Q Q J Q o Q i*=Q o Q i,+Q o,Q2,QIQ 2*=Q 2，根据状态方程可列出状态转换表如下表所示。根据状态转换表可绘制状态转换图如下:Q?Q i QOQ2*QI*QO*C L K 2 C L K 1 C L K0 0 00 0 1I 10 0 10 1 0I I0 1 00 1 11 I0 1 11 0 0；1 11 0 01 0 11 I1 0 11 1 0I I1 1 00 0 0I I 11 1 10 0 0I I I由状态转换图和时钟方程可见，该电路为异步七进制加法计数器，可自起动。6 4.试 对 应 图 所 示C L K波形，画出Q 0 Q 1 Q 2的波形，并说明图所示电路的功能。CLK(a)逻辑图12 3 4 5 6 7 8c/jT T LrLjm rLrLrL(b)波形图解：由图可写出各三个D 触发器的驱动方程：D o=Q o D 尸 Q iD 2 =Q 2 将方程代入D 触发器的状态方程Q*=D,得状态方程：Q o*=Q o ，C L K 下降沿触发Q i*=Q i，Q 0 上升沿触发Q 2*=Q 2 ，Q 1 上升沿触发根据状态方程可以画出Q o、Q i、Q 2 的波形图如下图所示，由图可见，该电路为3位异步二进制减法器。65.已知时序电路如图所示。试分析该电路在C=1和 C=0时电路的逻辑功能。c解：由图可知其为同步时序电路，驱动方程如下：Jo=K o=lJi=K i=(C Q o+C Q o )=C Q o+C Q o J2=K 2=(C QOQI+C QO Q Q)=C QOQI+C QO Q Q当C=1时，代入驱动方程有：Jo=KQ=1Ji=K =Q oJ2=K _ 2=QOQI将驱动方程代入J K触发器特征方程Q*=J Q，+K，Q,可得状态方程如下:Q o*=Q o Q i*=QoQ+Q o Q iQ2*=QOQ 1Q 2，+(QOQ 1)，Q 2当c=o时，代入驱动方程有：Jo=K o=lJ产K pQ o 12=七=QO QI将驱动方程代入J K触发器特征方程Q*=J Q，+K?Q,可得状态方程如下:Q o*=Q o QI*=QO QI+Q 0Q 1Q 2*=QO Q 1 Q 2+(QO Q 1)Q 2根据状态方程可列出状态转换表如下:C=1c=oQ 2Q 1 Q oQ 2*Q 1*QO*Q 2Q 1 Q oQ 2*QI*QO*0 0 00 0 10 0 01 1 10 0 10 1 01 1 11 1 00 1 00 1 11 1 01 0 10 1 11 0 01 0 11 0 01 0 01 0 11 0 00 1 11 0 11 1 00 1 10 1 01 1 01 1 10 1 00 0 11 1 10 0 00 0 10 0 0由状态转换表可见，该电路为一同步二进制可逆计数器，C=1时为3位二进制加法计数器,C=0时为3 位二进制减法计数器6 6.试用JK 触发器和必要的逻辑门设计一个同步六进制加法计数器。解：根据题意，可绘制六进制加法计数器的状态先如下：由状态转换图可画出Q 2Q 1Q 0和输出F 的状态卡诺图如下:由卡诺图化简即写出状态方程如下：Q o*二 Q o Q i*二 Q 2Q 0Q 1+Q o Q iQIQOQZ+QOQ输出方程：F=Q 0Q 2将状态方程与JK 触发器特性方程Q*二 JQ，+K，Q对比可得Jo=K o=lJi=Q 2 Q o K =Q(/12=Q 1Q 0 K.2=QO根据驱动方程与输出方程可绘制逻辑图如下：Q2否自启动。解：十二进制计数的状态数是M=12,根据公式2n“M V=2,得n=4,所以用4个D触发器,设十二个状态编码分配从0000 10 1 1,可画出状态转换图如下:J()00()/000010010001101000101/i/o1011101()1001/010000111()11()根据状态转换图可绘制出Q3*、Q2*、Qo*的输出F的卡诺图如下:7Q()Q 30001111000 01 11 10Q3*Q2*Ql*Qo*0001 0010 0100 00110101 0110 1000 0111XXXX1001 1010 0000 1011Q i*、00011110nqnZ J回S 300 01广 、1 1 11 11X11_/、1一00011110()0()100011110“00 01 10000111100Z1 1F1i A.XXX10-、p111XXXX1 11to o r/1000011110XX:X 1X根据Q3、Q2、Qi、Qo和F的卡诺图化简可得状态方程如下:Q3*=Q3 Q l+Q3 Qo+Q2Q1Q0Q2*=Q2 Qi+Q2 Qo+QsQQiQoQi*=Qi,Qo+QiQo,Qo*=Qo输出方程：F=Q3Q1Q0将状态方程对比D触发器特性方程Q*=D,得4个触发器的驱动方程如下:D（）=Qo，Di=QiQo+QiQo,=Qi QoD?=Q2 Qi+Q2 Qo+Q3Q2Q1Q0D.3*=Q3 Qi+Q3 Qo+Q2Q1Q0根据驱动方程和输出方程即画出逻辑图如下图所示：68.试设计一个带有控制端M的同步四进制可逆计数器。解：用74HC161构成的电路如图所示。试分别说明电路控制端U/C为1或为0时该电路的功能。串行输入数据解：口/（：为1时，装入无效，161对输入的CLK进行计数。L，/C为 1 或为0 时，装入有效，而装入值为D 3=Q 2,D 2=Q 1,D 1=Q O,D 0=串行输入数据，所以该电路的功能将数据左移，低位补的是串行输入数据。6 9.试分析图的计数器在C=1和C=0时各为几进制计数器？解：装入信号是0101经与非门形成C=1时装入数据为0100,从 0100到0101仅两个状态，所以是一个二进制计数器;C=0时装入数据为0010,从 0010到0101共四个状态，所以是一个四进制计数器;7 0.图所示电路是由两片同步十进制计数器7 4HC 16 0组成的计数器，试分析这是多少进制的计数器，两片之间是几进制？解：由图可见，两个十进制计数器7 4HC 16 0形成级联方式，其中，16 0(1)的装入和清零均为高电平，使能P 和 T有效，进位输出C O 接 16 1(2)的使能端P 和 T,所以16 1(1)为个位,16 1(2)为十位，个位计数达到1001时，进位输出C O 有效，使下一时钟C LK 上升沿到达时,16 1(2)开始计数，而 16 1(2)计数达到1001时，其 C 0经反向形成装入信号，装入值为0111,所以在反复计数时，16 1(2)的计范围是从0111至 1001,只有三个状态，所以该电路两片之间是十进制计数，而由于16 1(2)只能记三个有效状态，所以两片形成的计数器是一个三十进制计数器。CLK7 1.用 7 4HC 16 1构成的电路如图所示，试分析其逻辑功能。Qo 01。2 QiQA 0S。6 Qi解：由图可见，两个十六进制计数器7 4HC 16 1形成级联方式，其中，16 1(1)的装入值为1100,进位输出C 0接 16 1(2)的使能端P 和 T,所以16 1(1)为低4 位，16 1(2)为高4 位，低 4 位计数达到1111时，进位输出C 0有效，使下一时钟C LK 上升沿到达时，16 1(2)开始计数，而 16 1(2)计数达到1111时，其 C O 经反向形成装入信号，高 4 位的装入值为0011,所以在反复计数时，16 1 的计范围是从0011至 1111,而低4 位的计数范围是从1100至 1111,整个8 位从00111100到 11111111,其计数范围是从6 0到 25 5,共 196 个状态，所以该电路两片之间是196 进制计数器。7 2.试用7 4HC 16 1构成十一进制计数器。解：7 3.试用7 4HC 16 1和必要的逻辑门设计一个可控进制的计数器，当输入控制变量M=0时为五进制计数器，M=1时为十三进制计数器。解：由 于 16 1是同步预置数，所以要使M=0时为五进制，可通过将16 1的预置数控制为L0AD=(M，Q2),要 使 M=1时 为 十 三 进 制，可 通 过 将 1 6 1 的预置数控制为LOAD25=(MQ3Q2)要使这两个装入任一个有效就实现装入，则可或其与输出即可。如下图所示。74.试用4 位二进制计数器芯片74HC160设计一个365进制的计数器。要求各数位间为十进制关系。允许附加必要的门电路。解：要实现365进制的计数，需要三片十进制计数器74HC160,首先将三片161级联，个位 161(1)的进位输出CO接十位161(2)的使能端P 和 T,同理十位161(2)的进位输出CO接百位161(3)的使能端P 和 T,为了使计数达到365时回0,若用预置数方式实现，由于其预置数是同步方式，所以应在计数达到364时，将 三 片 161的输出译码形成装入信号LOAD,=(Q9Q8Q6Q5Q2),而装入的值为全0。具体电路如下图所示。75.用 n 只触发器组成计数器，其最大计数模为。(D )(A)n(B)2n(C)n2(D)276.一 个 5 位的二进制加计数器，由 00000状态开始，经 过 7 5 个时钟脉冲后,此计数器的状态为（C ）：（A）0 1 0 1 1 （B）0 1 1 0 0 （C）0 1 0 1 0 （D）0 0 1 1 17 7 .图所示为某时序逻辑电路的时序图，由此可判定该时序电路具有（A）的功能是。（A）十进制计数器（B）九进制计数器（C）四进制计数器（D）八进制计数器 j in j ir u i